基于FPGA与DSP中实现的TS201的LinkPort口的协议设计.doc
《基于FPGA与DSP中实现的TS201的LinkPort口的协议设计.doc》由会员分享,可在线阅读,更多相关《基于FPGA与DSP中实现的TS201的LinkPort口的协议设计.doc(5页珍藏版)》请在三一文库上搜索。
1、基于FPGA与DSP中实现的TS201的LinkPort口的协议设计随着科技的进步,对DSP 的处理速度以及相互之间的通信速度要求越来越高。ADI 的TS201 是目前业界性能最高的DSP 处理器之一,具有极强的数据处理能力和丰富的硬件资源, 其主频可高达600MHz ,总体性能可以达到3GFLOPS 或者12GOPS ,外部数据通信速度就成为发挥其性能的瓶颈。为了配合发挥其强大的处理能力,TS201 专门为高速通信设计了基于LVDS 技术的LinkPort 口。LVDS 是一种小振幅差分信号技术,使用非常小的幅度信号(350mV) 通过一对差分PCB 走线来传输数据,在两条平行的差分信号上流
2、经的电流和电压幅度相反,噪声同时耦合到两条线上,于是噪声被抵消。LVDS差分信号技术降低了对噪声的关注。TS201 使用LinkPort 进行高速通信,解决了TS201 之间的通信瓶颈问题,但无法和需要高速通信的实时系统之间实现连接。FPGA 具有接口灵活,硬件设计软件化的功能,可以方便的实现各种数据接口和协议的对接。本文介绍了用FPGA 与DSP 的LinkPort 的对接原理和实际应用,在实时系统和TS201 之间搭起了一条高速通道。1 LinkPort 介绍TS201 上有4 个LinkPort 口,每个LinkPort 口有24 根线,包含收发两个模块,每个模块中包含了5对差分数据线和
3、两个控制线,分别是LxDATO3 - 0P ,LxDATO3 - 0N , LxCLKOUTP , LxCLKOUTN , LxACKI ,LxBCMPO , LxDATI3 - 0P , LxDATI3 - 0N , LxCLKINP ,LxCLKINN , LxACKO , LxBCMPI。其中接收和发送数据的数据线以及时钟线都是使用LVDS ,这样有利于实现高速的数据传输,在应用中,DSP 之间的Link2 Port 传输数据可高达每对线500MHz。LinkPort 通信协议:LinkPort 口发送和接收数据的逻辑是很直接的,但是通过采用LVDS 技术,可以运行在很高的速度上。TS2
4、01 处理器所使用的Link2 Port 协议的一个简化说明如图1 所示。数据帧的开始是由LinkPort 时钟的上升沿来指示的,在时钟的上升沿和下降沿分别传送数据,时钟结束,则数据传送也停止。所以LinkPort 口上的时钟是不连续的。TS201 的LinkPort 发送数据是以128bit 为基本单位的,所以一次发送数据至少需要16 个时钟周期来完成。2 在FPGA 中实现LinkPort 口Xilinx 的Virtex - II 系列的FPGA 是一款高性能,资源丰富的产品,它支持和TS201 DSP 之间的LinkPort 互联。由于LinkPort 口具有收发两个模块,所以在FPGA
5、 中要实现和LinkPort 口的对接,需要在其内部实现收发两个模块来分别和DSP 的LinkPort 口相对应。2. 1 FPGA 中的时钟以及DCM要在FPGA 中实现LinkPort 口的收发功能,就必须要进行复杂的时序控制,Virtex 系列的FPGA 中提供了功能强大的DCM(数字时钟管理器) 模块,它可以实现延迟锁相环,数字频率合成器,数字移相器,数字扩频。在LinkPort 的实现中,至少要用到两个DCM,其中一个DCM 作为延迟锁相环,另一个作为移相器。利用这两个DCM 模块,可以给LinkPort 的实现提供同频率的,相位分别是0 度,90 度,180 度和270 度的时钟供
6、LinkPort 口实现的时候使用。FPGA中实现LinkPort 涉及到多个时钟: FPGA的外部输入时钟,FPGA 的LinkPort 口的发送时钟,FPGA 的LinkPort 口的接收时钟。对于这些不同的时钟采取了不同的处理方法。FPGA 的外部输入时钟是由外部的时钟输入管脚经过FPGA 的全局时钟缓冲IBUFG模块送到DSP 内部的DCM 模块供内部系统使用。FPGA 的LinkPort 口的接收时钟直接使用Xilinx 所提供的差分接收模块ibufds_lvds_25_dt 直接转换成内部的单端时钟信号使用。使用这个时钟以及它的反向时钟来锁定LinkPort 口上的上升沿数据和下降
7、沿数据。LinkPort 口的发送时钟则是由Xilinx 的FDDRRSE 模块来实现的。2. 2 LinkPort 接收模块的设计接收模块首先调用FPGA 内部的差分信号转单端的模块ibufds_lvds_25_dt ,把外部传输线上的LinkPort 口差分信号转换成内部的处理信号。由于LinkPort 口在LinkPort 时钟的上升沿和下降沿分别传送4 位的数据, 同时一次LinkPort 传送最少是128bit 的数据,也就是一次LinkPort 传送至少需要16个LinkPort 的时钟周期。因此需要将接收的数据进行拼装组合并保存。为了实现这个功能,利用双端口RAM采用了两级缓冲的
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA DSP 实现 TS201 LinkPort 协议 设计
链接地址:https://www.31doc.com/p-3410141.html