基于FPGA实现二次群的分接处理方案.doc
《基于FPGA实现二次群的分接处理方案.doc》由会员分享,可在线阅读,更多相关《基于FPGA实现二次群的分接处理方案.doc(3页珍藏版)》请在三一文库上搜索。
1、基于FPGA实现二次群的分接处理方案1引言为了提高传输速率,扩大通信容量,减少信道数量,通常把多路信号复用成一路信号进行传输。在多种复用方式中,时分复用是一种常用的方式。时分复用是多路信号按照时间间隔共享一路信道进行传输。复接是把多路速率相对较低的数字信号通过某种协议复合成一路信号进行传输;而分接正好相反,是把一路速率相比高的信号按照对应的协议分割成发送端对应的速率相对较低的信号。为了规范复接与分接协议,ITU(国际电信联盟)根据传输速率的不同等级,将复接的数字信号为基群、二次群、三次群、四次群等,以我国实际应用为例,速率分别:2048MHz、8448MHz、34368MHz、139264MH
2、z。本文介绍基于FPGA实现二次群数字信号的分接部分的功能,包括帧头捕获、帧丢失告警、基群信号提取,去除插入码、负码速调整等二次群分接的关键技术。2二次群帧结构介绍二次群帧结构如图1所示,帧长为848bit,复帧包含的比特内容如下:(1)帧定位10bit,表示为F11F12F13F23,码型为1111010000;(2) 公务2bit,其中1bit(11位)用来向对端发出告警指示;另外1bit(12位)留作国内使用;(3)支路信息820bit,第1组为200bit(13212),第组为208bit(217424),第组为208bit(429636),第组为204bit(645848);(4)
3、码速调整4bit,表示为V1,V2,V3,V4(641*位),各基群1bit,共4bit;(5)插入标志12bit,以C表示,填充脉冲4bit。为了使接收端能知道是否有插入及插在何处,在复接端发出插入指令的同时需要发出插入标志信号,以告知分接器有插入。目前常用的办法是定位插入。在这里规定:第1基群第1位插入标志C11在213位插入,第1基群第2位插入标志C12在425位插入,第1基群第3位插入标志C13在637位插入。由此可知:C11C21C31C41是第1位插入标志;C12C22C32C42是第2位插入标志;C13C23C33C43是第3位插入标志;插入标志信号是3位,采用3位码来组成插入标
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA 实现 二次 处理 方案
链接地址:https://www.31doc.com/p-3410217.html