基于FPGA的CPCI系统设计和实现方案.doc
《基于FPGA的CPCI系统设计和实现方案.doc》由会员分享,可在线阅读,更多相关《基于FPGA的CPCI系统设计和实现方案.doc(5页珍藏版)》请在三一文库上搜索。
1、基于FPGA的CPCI系统设计和实现方案0 引言目前的仪器或者工控系统多数使用集成式工控机箱,机箱背板一般通过CPCI(Compact PCI)接口连接所有的插卡,包括工控电脑和各种采集卡、控制卡等。设计板卡时需要考虑CPCI接口实现及通信机制,现有板卡多使用专用接口芯片,例如PCI9054芯片,这类芯片可扩展性不强,需要外扩FPGA芯片,使用不灵活;且直接使用FPGA的IP核实现CPCI协议占用资源多,开发成本较高,在有某些特殊需求时不便扩展。本文提出了一种基于FPGA的CPCI系统的设计和实现,使用廉价FPGA芯片实现CPCI通信协议,同时利用FPGA的可编程特性实现电源控制、灵活中断、外
2、部触发、外部通信等特殊应用的功能,解决了CPCI协议经过CPCI桥时的冲突问题。1 系统设计1.1 系统框图如图1所示,本系统主要包含嵌入式板卡和CPCI工控机箱,板卡插入到CPCI机箱背板插槽。嵌入式板卡内的FPGA与CPCI插槽间使用CPCI总线和用户IO连接,FPGA与ARM之间通过特定IO实现的总线连接,同时FPGA上连接一个三极管驱动的继电器1。1.2 系统功能FPGA和背板接口为CPCI接口,通过CPCI协议通信;ARM使用自定义总线协议将数据写入到FPGA的RAM缓存,然后使用CPCI接口发送给主控机,反之亦然。FPGA能识别CPCI的信号给ARM产生中断,也能够识别ARM的信号
3、给CPCI产生有效中断,还可以通过继电器控制板卡上电、下电、复位,能通过IO控制实现ARM的ISP(在线升级,仅需控制一个ARM管脚)功能并产生背板触发信号。下文从FPGA设计、ARM设计和通信机制三方面进行说明。2 FPGA设计如图2所示,FPGA内部主要包括CPCI协议、IO_MEM、ARM解码、读中断产生、CPCI中断产生、电源控制等模块2-3。FPGA芯片根据使用资源和成本选择Xilinx公司的XC2S100,最后使用387个Slice寄存器(占比16%)、882个LUTs(占比36%)。2.1 CPCI协议模块2.1.1 协议CPCI协议兼容PCI2.2协议,扩展了部分用户接口,所以
4、模块按照标准PCI2.2协议完成,实现配置空间管理、IO读写、Memory单字读写、Memory突发读写、仲裁和中断等功能。协议细节参看文献4、5。2.1.2 FPGA仿真对ISE布线后的文件用ModelSimXE进行时序后仿真,下面给出通过CPCI总线进行Memory突发读写的仿真,因IO读写和Memory单字读写时序与Memory突发读写类似,在此不再赘述6-8。图3上半部分是Memory突发写的时序过程,在地址0xd000处连续写入10个依次递增的32 bit数据,起始数据为0x15896345。下半部分是写完之后的Memory突发读时序,可见从0xd000读出的连续若干32 bit数据
5、,与写入完全一致。此CPCI板卡在插入实际机箱槽位时出现这样的问题:某些厂家的机箱特定槽位插入会死机。该问题使用市面上的成品CPCI板卡也会遇到,经过分析,修改了CPCI板卡协议里的一个关于CPCI桥的接口,死机情况不再发生。2.2 IO_MEM模块本模块由3个双口RAM组成,在CPCI系统中命名为BA0、BAR1、BAR2,BAR0和BAR2是16 B的IO空间,仅支持单个字读取,BAR1为2 048 B的MEM空间,支持单字读写和突发读写。其中BAR1仅支持1 B的空间访问,只用来进行电源控制和ISP,不可通过其他外设访问。2.3 ARM解码模块本模块实现FPGA与ARM之间IO和Memo
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA CPCI 系统 设计 实现 方案
链接地址:https://www.31doc.com/p-3410281.html