基于FPGA的DDR3多端口读写存储管理的设计与实现.doc
《基于FPGA的DDR3多端口读写存储管理的设计与实现.doc》由会员分享,可在线阅读,更多相关《基于FPGA的DDR3多端口读写存储管理的设计与实现.doc(3页珍藏版)》请在三一文库上搜索。
1、基于FPGA的DDR3多端口读写存储管理的设计与实现摘要:为了解决视频图形显示系统中多个端口访问DDR3的数据存储冲突,设计并实现了基于FPGA的DDR3存储管理系统。DDR3存储器控制模块使用MIG生成DDR3控制器,只需通过用户接口信号就能完成DDR3读写操作。DDR3用户接口仲裁控制模块将中断请求分成多个子请求,实现视频中断和图形中断的并行处理。帧地址控制模块确保当前输出帧输出的是最新写满的帧。结果表明,设计的DDR3存储管理系统简化了多端口读写DDR3的复杂度,提高并行处理的速度。引言机载视频图形显示系统主要实现2D图形的绘制,构成各种飞行参数画面,同时叠加实时的外景视频。由于FPGA
2、具有强大逻辑资源、丰富IP核等优点,基于FPGA的嵌入式系统架构1是机载视频图形显示系统理想的架构选择。视频处理和图形生成需要存储海量数据,FPGA内部的存储资源无法满足存储需求,因此需要配置外部存储器。与DDR2 SDRAM相比,DDR3 SDRAM带宽更好高、传输速率更快且更省电23,能够满足吞吐量大、功耗低的需求,因此选择DDR3 SDRAM作为机载视频图形显示系统的外部存储器。本文以Xilinx公司的Kintex-7系列XC7K410T FPGA芯片和两片Micron公司的MT41J128M16 DDR3 SDRAM芯片为硬件平台,设计并实现了基于FPGA的视频图形显示系统的DDR3多
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA DDR3 多端 读写 存储 管理 设计 实现
链接地址:https://www.31doc.com/p-3410284.html