基于FPGA的LTE系统上行同步的实现.doc
《基于FPGA的LTE系统上行同步的实现.doc》由会员分享,可在线阅读,更多相关《基于FPGA的LTE系统上行同步的实现.doc(2页珍藏版)》请在三一文库上搜索。
1、基于FPGA的LTE系统上行同步的实现在LTE系统中,当进行随机接入eNB(网络端)和UE端建立上行同步之后,由于无线信道环境的改变需要进行时域和频率的同步调整,所以需要一种算法来完成定时同步的功能。OFDM符号定时同步的目的是找到CP和FFT的起始位置。因符号定时同步发生错误会导致符号间干扰,将影响到UE上行信道性能与容量。因此,性能良好的同步方法对于OFDM系统非常重要1,2。符号定时算法有很多,主要有数据辅助算法、非数据辅助盲算法和基于循环前缀的算法3,4。前两种算法相对于基于循环前缀的算法,实现难度大,而基于循环前缀算法的计算量比较大。本文为了能更好地完成定时同步,用FPGA的思想来简
2、化最大似然 (ML)估计算法,并在此基础上进行一些算法的改进,利用Xilinx的Virtex-5芯片5作为硬件平台实现其算法,完成上行同步定时的功能,并应用到项目中。适用情况:适合高斯白噪声多径衰落或多普勒平移偏小的情况。优缺点:算法简单,相对精确。但同时实现三个公式,对于硬件来说需要很多的乘法器,占用资源比较大,所需时间也比较长。方案2:直接采用滑动相关的方法,实现公式(1)。由于绝对能量对相关能量的影响是一定的,而且数据有很好的相关性。因此,通过相关能量的运算,运用开方运算比较大小,能够找到相关能量最大值。适用情况:信道环境和数据的相关性都特别好的情况下。优缺点:算法简单、易实现,精准度和复杂度相对于方案1较小。但乘法器使用较多,完成所需要的时间比较长,占用资源比较大。优缺点:算法简单、易实现、使用乘法器很少,占用资源相对较小,但精准度低于方案1。从FPGA的速度和面积的角度考虑,方案3比较合理,既占用很少的资源,也能较快地实现同步。3 FPGA实现的处理流程3.1 整体流程整体设计流程图如图2所示。数据由中频通过接口,经过接收和存储模块,进入乘法模块对360个数据操作,乘法器结果存储之后进入到求和模块,在求和模块中实现160个160点求和,经过开方和比较模块找到最大值max。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA LTE 系统 上行 同步 实现
链接地址:https://www.31doc.com/p-3410300.html