基于FPGA的交流电机驱动器的电流控制器3.doc
《基于FPGA的交流电机驱动器的电流控制器3.doc》由会员分享,可在线阅读,更多相关《基于FPGA的交流电机驱动器的电流控制器3.doc(3页珍藏版)》请在三一文库上搜索。
1、基于FPGA的交流电机驱动器的电流控制器3仿真和算法改进步骤正如之前所提到,仿真步骤在Matlab-simulink软件环境中已经演示过。它的目标是: 改变完整的控制系统的功能;根据控制系统的缺陷所需,找到每个控制变量合适的采样周期和定点格式改进。在利用仿真连续时间模块情况下,功能模块的发展能够促使这些功能成功地改变。然而,每个组合数字算法的参数化是在研究采样周期和定点格式的影响下得到的。注意到这一点,每个定点格式的选择都源于可适应的方法30,31。在此等级下,仿真是在使用系统生成工具箱的数字定点专用模型的发展下实现的32。然而,对于每个提出的第二等级的模块来说,提出了数据流曲线图这一概念(D
2、FG)。DFG是算法的图形再现,它包括不定时的规范,由点和边沿组成。每个点表示一个简单的算法操作,或一个简单的数学或逻辑功能,每个边沿对应数据转换。例如,如图4(a)所示,第二算法等级的DFG图展示了下式功能:(1)正如关联图DFG所示,在并行模式中可以完成两种应用,但是附加的应用依赖于两种应用的已得结果,并且只有在两种应用取得结果的条件下才能实现。因此,DFG图明确地表示数据依赖关系性和算法的潜在并行性。图3表示了提出的不同的步骤。值得注意的是,到目前为止,关于目标器件的抉择还没能得到,因为模块分离和定点改进也适用于DSP控制器33。Fig.3.Development of DFGs.步骤最
3、优化步骤最优化是建立在A3技术的基础之上的28,此方法的目的是,若进行基于FPGA设计,那么它是在满足空间和时间限制下达到给出算法的硬件结构最优化。在每个DFG图中,某些操作使用数次。如果某些操作使用了n遍,那么A3将进行因式分解处理但仍然适用于此操作,只不过它是仅使用了m遍,而mn,大部分时候m的值都为1。在给出的操作当硬件支持时,操作必须能被识别。A3技术一般应用于硬件资源消耗贪婪的操作器如倍增器。DFG因式分解的结果是把数据流曲线图进行分解(FDFG)。图4(b)所示为一个倍增器FDFG实例。从图上可以注意到,分解过程虽减少了硬件资源的消耗,但却增加了计算时间。然而,最后用来硬件结构的设
4、计图当然是介于硬件资源消耗和计算时间中间的适当水平。对于电子系统控制器,被用过的采样周期远大于计算延时,在此情况下,首要任务是减少硬件资源消耗。模块化硬件结构设计对于库中每个模块,都需要定义一个数据通道和一个控制装置。结构中的数据通道可以用来代替最终图形中的节点所对应的操作器以及边沿对应的操作器之间的数据总线。数据总线转换由控制装置控制管理,它简单地可以被称为有限状态机(FSM)。图5(a)和图5(b)结构分别对应图4中DFG和FDFG。值得注意的是,已获得的数据通道其实是对应图形的拟拷贝,此外,因式分解的结构较未能因式分解的结构的潜力大很多。库中每个已开发模块的特征有:输入输出格式,可重复利
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA 交流 电机 驱动器 电流 控制器
链接地址:https://www.31doc.com/p-3410337.html