基于FPGA的动态可重构技术在容错领域的应用研究浅析.doc
《基于FPGA的动态可重构技术在容错领域的应用研究浅析.doc》由会员分享,可在线阅读,更多相关《基于FPGA的动态可重构技术在容错领域的应用研究浅析.doc(7页珍藏版)》请在三一文库上搜索。
1、基于FPGA的动态可重构技术在容错领域的应用研究浅析太空中存在大量的宇宙射线和高能带电粒子,它们对星载电子系统的照射会导致系统出错,甚至永久损坏。其所造成的辐射效应主要有位移损伤效应、电离辐射总剂量效应、瞬时电离辐射效应、单粒子效应等。而且由于器件集成度高,每个记忆单元的尺寸小,引起翻转所需的临界电荷也小,所以SEU的问题在空间器件上越来越严重。现场可编程门阵列(FPGA,Field Programmable Gate Array)灵活、可重构的特性,对于克服器件设计错误和后天所导致的故障有效。基于可动态可重构FPGA,动态容错技术在理论上已得到发展,并出现了多种方法,其基本原理都是将备用的配
2、置文件重新装载到FPGA上,以消除原有的暂态错误或者绕过故障区。但在实际应用过程中涉及到许多问题。容错粒度的大小选择,是其中较突出的一个,这会影响到重构文件的大小、动态容错时隙的长短、资源利用率、实现的复杂度等方面。另外模块间通信方式、检错与定位的实现、冗余资源的比例与布局、暂态与永久错误的处理与分析都是有待深入研究的问题,很多方法过于复杂不容易实现或者过于简单而容错性能得不到保障,并且对以上这些问题分析不充分。本文基于多种具体的实现方法,对这些问题进行了全面的分析与研究,并权衡各个方面,提出了基于算法和资源多级分块的方法,对其性能进行了分析。这种方法中粒度、冗余资源比例等多项参数可以选择,重
3、构时没有模块间布线的要求,能有效保障系统工作频率。1 基于动态可重构FPGA的几种容错技术11 基于Retiming理论的方法及分析重定时(ReTImg)技术的应用是建立在容错粒度较小的基础上的一种容错方法。它最初是针对静态电路以优化系统时钟为目的,且在整个电路设计过程中只使用一次。现在通过在FPGA中多次使用,改变触发器的位置以及增减触发器的数量可以达到重构的目的,并保证整个系统的功能稳定以及工作时序的协调。使用这种方法时,先根据约束条件生成一个ReTIming矩阵,这个矩阵决定了触发器(FF)可能的各种布局。当电路出现故障时,通过调用矩阵的信息重新定位不同的FF以使电路恢复正常。这种方法主
4、要的特点就是不改变系统的功能而改变系统的结构特性,重构策略简单。如果结合可进化算法,处理器可以实时地计算得到有效的FF的重新布局。基于ReTIming的实时重构可以有效地降低暂态故障的影响,尤其是SEU。同时这种方法配置文件量比较小,粒度水平高,重构过程系统开销小。但是由于这种方法对电路的重构能力有限,所以容错能力得到一定的限制,尤其对于永久故障则容错率较低。其次,当完成FF的重新配置后,电路需要一个初始化时间,这个时间随着电路规模的增大而增大,当电路的规模和复杂度增大时这种方式的重构将导致较大的系统开销,这样电路规模受到限制并且对接口布线要求较高。图1所示给出了以相关器为例的两种可能的重构结
5、构,其中小方块为FF。12 基于STARs的方法及分析基于移动自检测区域(STARs)的动态容错技术,是一种基于FPGA的具有多种容错级别的在线容错技术。它不仅可以进行逻辑工作区域的容错,也可以进行布线区域的容错。基于STARs的方法,FPGA被划分为系统工作区和检测区,在检测区中进行内建自测试。若当前的被检测区完成被检测后STAR和相邻工作区的Slice交换位置,这样依次进行,最终STAR可以覆盖整个FPGA。其优势是,检测诊断总是在STAR中进行,不影响系统的工作,可以有充足的时间来进行精确的诊断和生成针对故障区的配置文件,并实现冗余。这种方法采用了动态系统时钟的概念。系统初始工作在最大时
6、钟频率下,当部分重构使得某些部分的延时增加,那么根据布线的时序分析结果,通过周期可编程的时钟产生器降低时钟频率,以满足系统工作要求。这克服了一般容错方法中系统在整个寿命期工作在较低时钟频率下的缺点。基于STARs的方法主要是针对永久性错误,包括配置存储器中的错误。STARs提供了一个相对于持续运行的工作区的离线区域。通过FPGA的边界检测接口可以使STAR中测试文件的配置动态进行而不影响系统工作。由于STARs的存在,工作区或者是连续的,或者是被STARs分割成不相连的区域,系统可以分别使用水平布线和垂直布线穿过V-STAR和H-STAR以实现通信。这种方法采用了可编程逻辑块(PLB)重用技术
7、。PLB重用是指以一种没有出错的模式来使用出错的PLB,即对在出故障的PLB中实现的功能来说这个PLB是没有出故障的。这有两种情况,一是故障PLB中的损坏部分并没有参与实现这个PLB内的功能单元,此时无需进行重新配置。第二种情况的一个简单例子是,当一个LUT的某个存储单元由于出错而固定置为0,且这个LUT用来实现一个组合逻辑,而此组合逻辑的这个存储单元恰要求被设置为0,那么这个错误就不需要进行冗余。由于PLBs的重用,冗余资源的利用率得到提高,容错量增大,系统寿命得到延长。另外这还使得损坏的PLB利用较远距离的冗余资源来重构而避开故障区的情况减少,所以,随着故障区增多,系统的时钟频率不会明显降
8、低。当STAR位置改变时,系统时钟必须停止以使STAR完成移动。系统时钟停止时,系统的工作状态必须被存储,并在系统时钟重新启动前被复制到新的工作区域。从STAR离开当前这个区域到下一次再检测这个区域的时间内,工作区电路可能出错,这个时间称为最坏的错误驻留时间。虽然基于STARs的方法,检测、诊断以及重构过程在理论上可以不影响系统工作,然而这也是它的缺点,不能对随时出现的错误进行容错。因此,必须考虑最坏的错误驻留时间,应该提高检测速度,而检测速度的提高会使STARs的移动速度提高。这导致检测区和工作区的交换频率增加,进而影响系统工作的连续性。13 基于遗传算法及设计空间搜索的容错方法与分析在重构
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA 动态 可重构 技术 容错 领域 应用 研究 浅析
链接地址:https://www.31doc.com/p-3410357.html