基于FPGA的工业以太网的硬件IP开发流程.doc
《基于FPGA的工业以太网的硬件IP开发流程.doc》由会员分享,可在线阅读,更多相关《基于FPGA的工业以太网的硬件IP开发流程.doc(5页珍藏版)》请在三一文库上搜索。
1、基于FPGA的工业以太网的硬件IP开发流程引言现在有很多以以太网为基础的工业通信协议,并都有自己的优缺点,其中有些协议是开 源的,这让开发者可以设计出自己的协议。这也意味着这些开源的协议在工业上将更加受到 欢迎,应用也更加广泛。现在还没有统一的协议,而且协议的发展影响着以太网标准的变化, 这就要求能够支持多种协议的设计方法。本文主要提出使用FPGA 来尽可能支持较多的工业 以太网协议并能支持新协议的加入和系统改进。2 基于FPGA 的工业以太网解决方案支持多种协议的一般的方法可以通过针对每一种协议都设计一块板卡,在需要时互相替 换来实现。但随着市场上标准的增加和发展,则需要设计出一种性价比高而
2、且还能快速支持 新协议的解决方法。 随着以太网的不断变化,需要开发设计新的电路板,这就会使得成本加大,而且实现的 慢。然而,通过使用带有FPGA 的工业以太网接口就可以解决以上的问题,使用FPGA 最主要 的好处在于它容易重新配置。在任何时候只需要构造一个电路板和能支持任一种工业以太网 协议的硬件程序。如果要使用不同的协议或是用户改变执行命令,只需花费几秒钟根据具体 需要改写FPGA 的配置文件。这种多协议方法大大降低了开发成本,减小编码量1。FPGA 与以太网收发器(通常为PHY)结合使用时,它可以完成所有以太网接口的功能。 PHY 和电路板中的物理层接口,数据链路层(MAC)硬件功能可由F
3、PGA 硬件配置程序来实现; 再往上层(3 层以上)的功能是由运行在FPGA 逻辑电路配置的核心处理器上的软件实现的。FPGA 逻辑电路是可编程的,I/O 管脚支持多种协议,现有的IP 接口应用广泛,所以在现有 的应用处理器和FPGA 之间很容易实现通信信道。一般现有的处理器接口(如I2C,SPI,其他 一些本地并行总线)或系统(PCI,PCI Express,CANopen 等)都可以与FPGA 通信。由于FPGA 硬件是可编程的,如果想把应用程序封装到FPGA 中,那么可以设计含有多个 微处理器软核。这样做的好处在于它可以减少组件数量,降低成本和功率消耗。此外,完全 基于IP 设计易于移植
4、到新设备上,而且FPGA 的使用周期长,所以这种设计不会很快被淘汰。对于工业以太网,设计FPGA 也可以有hub 或可以增强以太网通信的相似的硬件。 FPGA 不仅可以实现处理器的复杂结构设计,而且可以实现灵活多变的接口设计,比如 简单的通信接口(如UARTS,并行I/O 等),支持新的存储器的复杂接口(如DRR2/3 等)。以 及新的通信技术(如Bluetooth,Gigabit Ethernet,PCI Express 等)构造基于FPGA 的硬件 设计。3 构造基于FPGA 的硬件IP 设计设计处理器和以太网 MAC 硬件看起来很难,但实际上,SOPC Builder 提供了处理器和 以
5、太网MAC 的IP 核,这就变得简单多了。Alteras Quartus的开发环境包含SOPC Builder2,SOPC Builder 能快速并自动配置、集成和生成基于IP 的系统。GUI 的截图(图2)中左边列表显示了可用的IP 核。若想在现使用的系统中加入IP 核, 设计者只需双击所需的IP 模块。 选定IP 模块后,会出现配置信息,可以选择相应的选项(图2 右边)。完成这些后,配 置好的IP 功能块就会出现在当前系统设计中,如图窗口的右边。该部件的地址和中断级别 可以改变,可通过GUI 修改系统内的互联结构来改变IP 部件间的连接。处理器能够快速设 计模块和高度优化系统(如图3)。图
6、中窗口下面显示设计的出错信息,因而开发者可以很容 易的查错纠错。 系统设计好后,设计人员点击“generate”后即生成所要求的系统。该系统生成后,可 作为Quartus原理图设计编辑器的一个功能模块。 如果以后需要修改设计,设计人员只需打开SOPC Builder 使用GUI 来修改,再重新生 成系统,然后用Quartus软件重新组合,就生成了新的配置文件,这样在很短的时间内生 成了一个新的工业以太网协议的硬件设计。4 网络协议设计硬件 IP 通常封装作为SOPC Builder 的一个部件,它包含了MAC 和其它的所需的逻辑 电路。对于软件IP 可在经销商出购买,也可以自己通过移植LwIP
7、 协议实现。 LwIP 是Light-weight Internet Protocol 的缩写,即轻量级网络协议。LwIP 是瑞典计算机 科学院的Adam Dunkels 等开发的用于嵌入式系统的TCP/IP 协议栈5。LwIP 实现的重点是 在保持TCP/IP 协议主要功能的基础上减少对RAM 的占用3,一般它只需要几十K Byte 的 RAM 和40K 左右的ROM 就可以运行,在嵌入式系统中应用相当广泛。在使用和移植的过 程中可根据传输数据的不同要求进行删减或增补。 在设计 LwIP 时,就要考虑到移植问题,把所有和硬件、编译器相关的部分独立出来4, 放在/src/arch 下面。若要移
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA 工业 以太网 硬件 IP 开发 流程
链接地址:https://www.31doc.com/p-3410402.html