基于fpga的数字时钟设计应用.doc
《基于fpga的数字时钟设计应用.doc》由会员分享,可在线阅读,更多相关《基于fpga的数字时钟设计应用.doc(3页珍藏版)》请在三一文库上搜索。
1、基于fpga的数字时钟设计应用一、 功能描述本工程包括矩阵键盘和数码管显示模块,共同实现一个带有闹钟功能、可以设置时间的数字时钟。具体功能如下:1. 数码管可以显示时十位、时个位、分十位、分个位、秒十位、秒个位。2. 上电后,数码管显示000000,并开始每秒计时。3. 按下按键0进入时间设置状态。再按下按键0退出时间设置状态,继续计时。4. 在时间设置状态,通过按键1来选择设置的时间位,在05之间循环选择。5. 在时间设置状态,通过按键2来对当前选择的时间位进行加1。6. 在计时状态下,按下按键14,进入闹钟时间点设置状态。再按下按健15,退出闹钟设置状态。7. 在闹钟设置状态,按下按键13
2、选择设置的时间位,此时可以按下所需要的按键序号设置对应闹钟时间。8. 当前时间与所设置的时间点匹配上了,蜂鸣器响应5秒。二、 平台效果图三、 实现过程首先根据所需要的功能,列出工程顶层的输入输出信号列表。我们把工程分成四个模块,分别是数码管显示模块,矩阵键盘扫描模块,时钟计数模块,闹钟设定模块。1.数码管显示模块本模块实现了将时钟数据或者闹钟数据显示到七段译码器上的功能。七段译码器引脚图:根据七段译码器的型号共阴极或者共阳极,给予信号0或1点亮对应的led灯,一个八段数码管称为一位,多个数码管并列在一起可构成多位数码管,它们的段选(a,b,c,d,e,f,g,dp)连在一起,而各自的公共端称为
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 fpga 数字 时钟 设计 应用
链接地址:https://www.31doc.com/p-3410434.html