基于LVDS的超高速ADC数据接收设计.doc
《基于LVDS的超高速ADC数据接收设计.doc》由会员分享,可在线阅读,更多相关《基于LVDS的超高速ADC数据接收设计.doc(3页珍藏版)》请在三一文库上搜索。
1、基于LVDS的超高速ADC数据接收设计摘要:超高速ADC通常采用LVDS电平传输数据,高采样率使输出数据速率很高,达到百兆至吉赫兹量级,如何正确接收高速LVDS数据成为一个难点。本文以ADS42LB69芯片的数据接收为例,从信号传输和数据解码两方面,详述了实现LVDS数据接收应该注意的问题及具体实现方法,并进行实验测试、验证了方法的正确性。1 引言软件无线电概念要求雷达系统的数字化尽量靠近天线,因此数字接收系统对模数转换器的速率提出了很高要求。高速高精度ADC会输出多位高速数据流,目前主流的数据传输电平为低电压差分信号(LVDS)。LVDS的差分传输特性使其产生的电磁干扰很小,还可有效抑制共模
2、噪声,增大抗干扰能力。随着数据速率的提高,多位数据同步接收的时间窗变小,如何保证多通道数据的正确接收成为了设计难点。为了降低此难度,目前ADC器件普遍采用串行方式,利用较少数据线完成多位采样数据的传输。本文针对多位高速LVDS数据传输的难题,研究了实现LVDS数据正确接收的方法,并以ADS42LB69为例,设计了一套基于 Xilinx公司FPGA平台的数据采集板,进行了试验验证。下面从信号传输和数据解码两方面,详细介绍设计中需注意的问题以及具体的实现方法。2 信号传输为完成数据正确接收,首先要保证信号传输的完整性,减小失真,使接收端能正确获取串行LVDS数据。信号完整性可以分为时序、噪声和电磁
3、干扰三种。对于高速数字信号传输,信号完整性包括波形完整性和时序完整性两方面。2.1 波形完整性波形完整性指传输线对信号的电压电流功率等电气性能的影响。影响波形完整性的主要噪声源有三类:单一网络的信号完整性,两个或多个网络间的串扰,来自系统的电磁干扰和辐射。针对每种噪声源,设计中需要通过不同的方式解决。第一类问题指在信号传输路径上阻抗不连续引起的反射与失真。式(1)给出了射频传输线的反射系数与传输线阻抗的关系(其中,为反射系数,为负载阻抗,ZL为传输线特性阻抗)。由式可知,当负载阻抗与传输线特性阻抗相等时,反射系数为零,信号才能无失真传输。因此,为了保证信号波形完整性,要求传输线阻抗连续,且接收
4、端阻抗要进行精确匹配。传输线阻抗连续要求PCB布线时进行特别设计,包括对差分信号线进行100阻抗控制,数据线尽量在同一层走线,参考平面要连续等。负载阻抗匹配通过在接收端放置100电阻实现。为降低布板难度,Xilinx公司FPGA内部集成了匹配电阻,阻值可依应用需求配置。当信号传输路径与相邻网络间存在互感或互容时,信号会从一个网络到达另一个网络,从而引起网络间的串扰。为减小此类问题,要求在PCB布线时,相邻信号线间距要远,线长尽可能短。系统的电磁干扰问题需要在系统设计时,统筹考虑,减小各部件的辐射,从而减小电磁干扰。2.2 时序完整性采样数据通过多对LVDS差分线传输,在接收端同时锁存,并通过串
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 LVDS 超高速 ADC 数据 接收 设计
链接地址:https://www.31doc.com/p-3411077.html