基于OMAP-L138 DSP+ARM处理器与FPGA实现SDR系统.doc
《基于OMAP-L138 DSP+ARM处理器与FPGA实现SDR系统.doc》由会员分享,可在线阅读,更多相关《基于OMAP-L138 DSP+ARM处理器与FPGA实现SDR系统.doc(4页珍藏版)》请在三一文库上搜索。
1、基于OMAP-L138 DSP+ARM处理器与FPGA实现SDR系统CriTICal Link公司的某客户需要针对多个应用开发一个扩频无线电收发器。该客户已经开发出一套算法,准备用于对信号进行调制和解调,但他们却缺少构建完整系统的资源和专业知识。客户希望利用软件定义无线电(SDR)系统的灵活性优势。本文将探讨如何基于德州仪器(TI)的OMAP-L138DSP+ARM处理器与FPGA来实现该系统。平台CriTIcal Link选择其MityDSP-L138F嵌入式系统模块作为SDR的基础,因为该模块不仅具有很强的处理能力,而且可以为客户节省大量的预先设计成本。MityDSP-L138F模块具有一
2、个TI的OMAP-L138DSP+ARM处理器,该处理器集成了一个456MHzARM9处理内核和一个456MHz TMS320C674x DSP内核。此外,该模块还包含了FPGA、NAND和NOR闪存以及DDR2存储器。出于原型考虑,该设计使用了TI针对无线电的高速ADC与DAC评估套件。此外,它还需要能够在60MHz采样频率转换的数据转换器。针对A/D转换器,该设计选用了TI的ADS5562。该转换器具有16位精度,可以以80MSPs采样速率进行转换。因为扩频无线电需要将信号从背景噪声中抽离,所以高动态范围对于这种无线电来说非常重要。对于DAC,该平台选用了TI的THS5671。这是一款14
3、位125Msps差分电流输出DAC。负责本项目的客户为该系统提供的前端设计如图所示。数据传送问题许多基于DSP的应用要求具有高速数据传输功能,以使系统能够采集和处理数据,或者将数据传送到外设。通常,数字信号处理器都包含了异步地址/数据总线,以使处理器能够读写外设。这些接口可以满足低速传送数据的要求,但是在高速情况下却会成为瓶颈。OMAP-L138 DSP+ARM处理器具有一个称为外部存储器接口A(EMIFA)的地址/数据总线。EMIFA允许对外部存储器或设备进行异步寻址,并含有若干控制引脚,以满足不同等待状态和传输宽度等等要求。因为该接口具有很强的通用性,所以每次事务处理都可以利用多个时钟周期
4、来完成。例如,最小的读取周期需要每16位3个周期。在100MHz下运行EMIFA,假设总线上没有其他数据,可得到的数据传输速率最大为66MB/s。在总线上进行交错读写会显著地降低传输速率,因为这必须增加额外的转换周期。OMAP-L138处理器还包括了一个更为专用的接口,即通用并行端口(uPP)。该接口专门用来将大量数据连续送入处理器内存或从其中读出。uPP的传输速率为每时钟周期1个数据字(8位或16位);或者针对双数据速率为每时钟周期2个数据字,但是时钟速率必须减半。uPP时钟速率可以高达处理器时钟速率的一半。对于在300MHz下运行的OMAP-L138处理器,uPP时钟可以达到75MHz。这
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于OMAP-L138 DSP+ARM处理器与FPGA实现SDR系统 基于 OMAP L138 DSP ARM 处理器 FPGA 实现 SDR 系统
链接地址:https://www.31doc.com/p-3411425.html