基于PXI总线与FPGA器件实现双通道高速数字化仪模块的设计.doc
《基于PXI总线与FPGA器件实现双通道高速数字化仪模块的设计.doc》由会员分享,可在线阅读,更多相关《基于PXI总线与FPGA器件实现双通道高速数字化仪模块的设计.doc(4页珍藏版)》请在三一文库上搜索。
1、基于PXI总线与FPGA器件实现双通道高速数字化仪模块的设计PXI总线是NI公司在计算机外设总线PCI的基础上实现的新一代仪器总线,已经成为业界开放式总线的标准,基于PXI总线的数字化仪模块是现代测试系统中重要的一种数据记录与处理设备。设计一个双通道12 bit250 MHz采样频率的高速数字化仪模块,以高性能FPGA器件为核心,实现对高速AD的控制以及高速数据处理和存储,解决了长时间高速记录信号的测试难题。1 系统工作原理数字化仪模块主要由前端信号调理通路、模数转换电路、数据存储单元、数据采集控制电路、PXI接口电路等部分组成,其原理框图如图l所示。高速模拟信号首先经过信号调理通路进行放大、
2、衰减等处理,将幅度调整到AD转换器允许输入的电压范围内,并转化成LVDS格式的差分信号,然后送到AD转换器;FPGA芯片接收AD输出的高速数据流,经过降速、抽取滤波等处理后,存储到数据存储单元SRAM中,并发出中断信号,PXI主机响应中断后经由FPGA将存储在SRAM中的数据读入主机内存,完成后续的数据处理和显示。PXI主机通过PXI总线发送控制命令,经FPGA译码后实现对数据采集和调理通路控制。该数字化仪模块为每个通道预留了4Mb的存储容量,当组成PXI测试系统时,可以将数据写入计算机硬盘,实现更长时间的记录。两个通道可以独立工作,也可以相互关联。采集方式可以有内触发、外触发、软件触发、通道
3、触发等多种模式。2 系统设计实现21 模块化的FPGA设计本文所设计的数字化仪是基于高性能FPGA芯片实现的,FPGA承担了绝大部分的控制和数据处理任务,是本设计的核心器件。对FPGA进行模块化设计,是大型系统设计的常用方法。合理分割功能模块,能加快FPGA的开发,也有利于代码的移植和重复利用。在设计时将FPGA分成高速AD接口模块、数据降速模块、调理通路控制模块、存储接口模块、PXI接口控制模块等主要功能模块设计。FPGA内部模块划分和数据流向如图2所示。AD接口模块主要实现FPGA和高速AD转换器的互联,以LVDS格式总线接收数据和采样时钟,该部分电路决定数据采集的稳定性,需要从硬件和软件
4、两个方面保证;数据降速模块采用抽取滤波器将信号降低到需要的采样速率;调理通路控制模块主要实现对AD前端电路的控制,包括耦合方式、匹配阻抗选择、增益自动控制、偏置和触发电平控制等;PXI接口部分主要实现和PXI主机的通讯译码;存储控制模块完成对外部SRAM的控制,实现数据缓存;时钟管理模块负责采样时钟的分频、倍频等处理。22 高速数据采集和存储接口设计高速数据采集系统的输入输出接口设计是尤为重要的,高速IC芯片的相互连接是决定数据采集系统稳定性的关键因素之一,低功耗及高的信噪比是有待解决的主要问题。通常实现高速采集系统中芯片间互联有两种接口:PECL和LVDS。正电压射极耦合逻辑PECL(Pos
5、itive Emit-ter-Coupled Logic)信号的摆幅小,适合于高速数据的串行或并行连接,PECL间的连接一般采用直流耦合,输出设计为驱动50 负载至(VCC -2V),连接电路如图3所示。低压差分信号LVDS(Low Voltage Differential Signal)标准是一种小振幅差分信号技术,它使用非常低的幅度信号(100450 mV)。通过一对平行的PCB走线或平衡电缆传输数据。在两条平行的差分信号线上流经的电流方向相反,噪声信号同时耦合到两条线上,而接收端只关心两信号的差值,于是噪声被抵消。由于两条信号线周围的电磁场也互相抵消,故差分信号传输比单线信号传输电磁辐射
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 PXI 总线 FPGA 器件 实现 双通道 高速 数字化 模块 设计
链接地址:https://www.31doc.com/p-3411649.html