基于QuartusⅡ开发环境与VHDL语言的16路可调彩灯控制器的设计.doc
《基于QuartusⅡ开发环境与VHDL语言的16路可调彩灯控制器的设计.doc》由会员分享,可在线阅读,更多相关《基于QuartusⅡ开发环境与VHDL语言的16路可调彩灯控制器的设计.doc(3页珍藏版)》请在三一文库上搜索。
1、基于Quartus开发环境与VHDL语言的16路可调彩灯控制器的设计近年来,FPGACPLD发展迅速,随着集成电路制造工艺的不断进步,高性价比的FPGACPLD器件推陈出新,使FPGACPLD成为当今硬件设计的重要途径,与传统电路设计方法相比,FPGACPLD具有功能强大、开发周期短、投资少,便于追踪市场变化及时修改产品设计以及开发工具智能化等特点。在诸多FPGACPLD的设计语言中,VHDL语言作为一种主流的硬件描述语言,具有很强的电路描述和建模能力,能从多个层次对数字系统进行建模和描述,从而大大简化了硬件设计任务,提高了设计效率和可靠性,并在语言易读性和层次化、结构化设计方面,表现出了强大
2、的生命力和应用潜力。Quartus是Altera公司在21世纪初推出的FPGACPLD集成开发环境,是Altera公司前一代FPGACPLD集成开发环境Max+Plus的更新换代产品,其界面友好,使用便捷,功能强大,为设计者提供了一种与结构无关的设计环境,使设计者能方便的进行设计输入、快速处理和器件编程。本文在Quartus开发环境下,用VHDL语言设计了一种可用于控制16路彩灯,具有4种彩灯变换模式,且变换速度可调的彩灯控制器。1 16路可调速彩灯控制嚣设计思路16路可调逮彩灯控制器根据功能可分为3个部分,如图1所示。其中,8 Hz分频部分用于对频率为10 MHz的时钟信号进行分频,获得频率
3、为8 Hz的时钟信号CLK8。CLK8作为速度控制部分的基准时钟,通过计数分频方式又可获得频率分别为4 Hz,2 Hz和1 Hz的时钟信号,然后由调速信号选择其中之一作为彩灯时钟信号CLKQ,CLKQ即为彩灯控制部分的基准时钟,用于决定彩灯变换的速度,由此实现调速信号SPD对彩灯变换速度的控制,使彩灯可调速。彩灯控制部分通过输出1个16位二进制数(即彩灯输出信号Q)来控制16个彩灯,每一位二进制数对应1个彩灯的开关,当该位数字为“1”时灯亮,该位数字为“O”时灯灭。彩灯的变换共设置4种模式:sO模式:只亮1个灯,从最左端逐个移动到最右端,即输出信号Q从第15位开始将1个“1”依次移动到第0位;
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 Quartus 开发 环境 VHDL 语言 16 可调 彩灯 控制器 设计
链接地址:https://www.31doc.com/p-3411689.html