基于SERDES时钟的频率跟随的设计.doc
《基于SERDES时钟的频率跟随的设计.doc》由会员分享,可在线阅读,更多相关《基于SERDES时钟的频率跟随的设计.doc(2页珍藏版)》请在三一文库上搜索。
1、基于SERDES时钟的频率跟随的设计前言在很多无线或者有线的系统应用中,都需要器件的接收端能够和链路的发送端的频率做跟随。通常的实现方案都是通过将SERDES的恢复时钟引到芯片外部,然后通过一个cleanup PLL过滤抖动,然后同时再生出低相位抖动的跟随时钟,然后将此时钟作为SERDES的参考时钟。其典型场景如下:但这类解决方案,对于要求做频率跟随的接口非常多的应用如POS接口,显然是非常不合适的。XILINX的7系列SERDES发送侧的PI(Phase Interpolator)功能,给这类应用场景提供了非常完美的解决方案。XILINX SERDES发送侧PI功能介绍XILINX的7系列S
2、ERDES的发送方向的结构图如下:这个PI模块能够根据要求对SERDES的发送串行时钟进行插相处理以达到对频率进行调整。利用这个功能,如果我们能以发送侧的时钟和接收端的恢复时钟的偏移作为依据,对SERDES的发送串行时钟进行调整,那么我们所需要的频率跟随功能就将实现。基本实现框图如下:PICXO IP介绍针对图2所示的系统结构,XILINX提供了一个完整IP解决方案,详细情况可以参阅XAPP589( )。PICXO IP的框图如下:PICXO IP的关键是其提供的DPLL功能。此IP提供了丰富的配置接口,方便用户生成自己需要的环路滤波带宽。也提供了Hold功能,以满足某些需要Holdover功能的场景应用。通过调整DPLL的参数(G1,G2,R,V,ACC_STEP,DIVCNT_TC),可以生成各种带宽的数字低通滤波器。下图就是各种配置下的抖动传递函数。性能测试结果采用XILINX 7系列SERDES提供的PI功能,能满足目前通讯应用中的大部分频率跟随应用。以常见的POS接口和OTUe2接口测试为例,其都能满足要求。下面的附图为OC-192的测试结果:后记得益于XILINX的QPLL和PI的优良性能,给大家在需要做频率跟随时提供了一个非常有竞争力的解决方案。成本,单板面积以及功耗都能面面兼顾。目前已经在大型设备商得到大规模应用。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 SERDES 时钟 频率 跟随 设计
链接地址:https://www.31doc.com/p-3411920.html