基于VXI总线的任意数字信号发生器是如何设计实现的?.doc
《基于VXI总线的任意数字信号发生器是如何设计实现的?.doc》由会员分享,可在线阅读,更多相关《基于VXI总线的任意数字信号发生器是如何设计实现的?.doc(3页珍藏版)》请在三一文库上搜索。
1、基于VXI总线的任意数字信号发生器是如何设计实现的?VXI总线是VMEbus eXtensions for InstrumentaTIon 的缩写。VXI主机箱有13个插槽,其中,零槽控制器为系统的管理者。VXI模块根据其本身的性质、特点和所支持的通信规程可以分为寄存器基、消息基、存储器和扩展模块四种类型。每个模块的地址空间有A16、A16/A24和A16/A32三种类型。VXI总线测试平台是仪器测量领域的前沿技术,可以灵活地组建自动测试系统,其模块化、灵活性强、即插即用、数字吞吐能力强的特点使VXI总线测试平台的应用越来越广泛。在自动控制、智能检测、数字系统故障诊断领域,经常需要非周期性地产
2、生任意编码的数字序列,作为激励信号源。基于VXI总线的任意数字信号发生器,是一个B尺寸、单槽、A16/D16、寄存器基模块,它能够产生任意编码的数字信号,8路数字信号均可独立地任意编辑,输出信号最小脉宽为25ns.采用Altera公司的FLEX系列的FPGA,可实现寄存器基接口电路和部分功能电路。用LabWindows/CVI软件设计了虚拟仪器软面板,界面友好,操作方便。1 系统组成及工作原理数字信号发生器采用VXI总线测试平台,有8路独立的输出信号,均可预先存储在容量为64K的静态存储器中,可以独立地编辑各种输出信号;时钟频率最高可达40MHz;输出信号支持高电平、低电平和高阻态三种状态;输
3、出电平兼容CMOS/TTL电平;输出信号摆率不超过5ns;采用可编程分频器,实现对时钟的任意分频;输出电平脉冲宽度可编程调节。系统的组成框图如图1所示。在PC机上将编辑好的8路波形数据文件和1路三态控制数据文件分别装载到64K8的静态存储器和64K4的静态存储器中。波形文件的装载是通过VXI总线的地址译码选择A1A5中某一配置寄存器的地址,再结合写操作来完成的。由于VXI总线每进行一次写操作,都会产生一个低电平有效的脉冲信号LATCH*,LATCH*信号将8路信号的8位编码波形数据和1位三态控制数据存入寄存器,当进行下一个写操作时,完成下8位编码波形数据和三态控制数据的装载,直至所有的波形数据
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 VXI 总线 任意 数字 信号发生器 如何 设计 实现
链接地址:https://www.31doc.com/p-3416556.html