基于XC2VP30的双核处理器嵌入式系统的构建与实现.doc
《基于XC2VP30的双核处理器嵌入式系统的构建与实现.doc》由会员分享,可在线阅读,更多相关《基于XC2VP30的双核处理器嵌入式系统的构建与实现.doc(3页珍藏版)》请在三一文库上搜索。
1、基于XC2VP30的双核处理器嵌入式系统的构建与实现摘要:基于Xilinx 的Virtex-II Pro 开发板实现了双核嵌入式系统构建,具有共享存储器及共享串口输出的特性。主要给出了双核系统的构建方法及原理,共享串口的输出验证了双核系统的可行性。随着信息技术的逐渐发展,传统的嵌入式单核系统已经不能适应高性能的计算要求,基于FPGA 的双核系统架构也逐渐发展起来。Xilinx 公司设计的Virtex-II Pro 开发板有较高的硬件配置,由Digilent 公司制造,有高达30,816 个逻辑单元的XC2VP30 FPGA 芯片,主芯片XC2VP30 上内置两个硬核PowerPC405,136
2、个18 位的乘法器、2 448 Kbit 的Block RAM,在各大学中使用广泛。但Xilinx 公司的系列开发工具并不支持在此开发板上构建双核,Xilinx 公司也没有提供如何利用此双核的技术文档,并且Virtex-II Pro 开发板只具有一个串口输出,调试不便,所以国内的多数大学实验室都是进行的单核PowerPC405 的应用开发,没有利用到其有两个硬核的优势,造成资源闲置。为了充分利用Virtex-II Pro 开发板的双核资源,提出了一种构建双核的方法,步骤简洁明了,下载调试方便,共享串口的输出结果验证了此双核系统的可行性,且对Virtex II Pro及Virtex4 系列面临同
3、样问题的开发板也具有指导意义。1 硬件系统构建开发工具为EDK9.1i02,硬件结构如图1 所示。硬件体系利用了PPC_0 和PPC_1 两个处理器,它们共享了一部分外设,共享的外设需要设置共享通道。各处理器也可独占部分外设, PPC_0 通过总线桥控制外设DIP Swiches,PPC_1 控制外设LED_4Bits,可以验证各处理器的工作状态,为了保存程序,为两个处理器分别设置了独占的Boot BRAM及中断控制器和复位控制器。2 个PowerPC 共享JTAG,都能通过串口进行输出。系统设计流程如下:(1) 利用XPS 生成单核系统系统参数设置如下:System clock:频率100
4、M,无缓存。RS232:波特率115200,8 位,无中断。DDRAM:片内存储器512MB,无中断。LEDs_4 Bit:无中断。配置好后的总线与端口如图2 所示。(2) 添加PPC405_1 及相关设置1) PPC405_1 的设置添加新的IP 核PPC405,则PPC405_1 已经随PPC405_0一起添加到了工程中,只不过还没有连上线而已。点击Businterface,把DPLB 和IPLB 分别连到PLB 总线上。然后点击-Ports,配置PPC405_1 的端口, (默认情况下,有PLBCLK,BRAMDSOCMCLK,BRAMISOCMCLK 这三个端口看不到,需要点击Conn
5、ecTIon Filters 才会看到) 增加一个Reset 的IP 模块,选择Reset Control-Processor System Reset Module,会生产一个proc_sys_reset_0 模块。配置IP 属性中External ResetAcTIve High 的值为0。为了方便验证两个核是否正常工作,用UART 为PPC405_0 显示运行信息,用LED 为PPC405_1 显示运行信息,所以增加一个Opb_gpio 核,属性为位宽4 bit,设置Channel 1 为Bi-direcTIonal, Channel 1 的Input Only 设置为FALSE。2)
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 XC2VP30 处理器 嵌入式 系统 构建 实现
链接地址:https://www.31doc.com/p-3416606.html