基于Xilinx MicroBlaze 软核处理器的嵌入式GPS 接收机系统设计研究.doc
《基于Xilinx MicroBlaze 软核处理器的嵌入式GPS 接收机系统设计研究.doc》由会员分享,可在线阅读,更多相关《基于Xilinx MicroBlaze 软核处理器的嵌入式GPS 接收机系统设计研究.doc(4页珍藏版)》请在三一文库上搜索。
1、基于Xilinx MicroBlaze 软核处理器的嵌入式GPS 接收机系统设计研究随着超大规模集成电路(VLSI)和现场可编程门阵列(FPGA)技术的发展,GPS接收机也正朝着小型化、高度集成化的方向发展。应用FPGA进行数字系统设计,不但能减小系统的体积,而且还能提高系统运行的可靠性。FPGA可使数字系统在线重新配置,设计更加灵活,且易于更改和升级1-3。更为重要的是,目前,Spartan3E系列现场可编程阵列中可以嵌入32位MicroBlaze软核处理器。因此,利用FPGA完成GPS接收机中对实时性要求比较高的处理,由MicroBlaze完成GPS接收机中相应的控制以及运算工作,使得整个
2、GPS接收机的功能实现在一个FPGA芯片内完成,这不仅提高了系统的抗干扰性能,而且为系统将来进行ASIC设计提供基础。现针对Xilinx MicroBlaze 软核处理器的GPS 接收机系统的设计进行了深入的研究,给出了软硬件的设计、存储器空间的详细设置方法。1 嵌入式GPS 接收机系统的总体设计嵌入式GPS接收机系统是基于Xilinx公司的Spartan-3E Starter进行开发的。在嵌入式GPS接收机设计中,采用NJ1006A作为射频前端;利用FPGA的逻辑单元执行相关处理;利用FPGA中的软核处理器MicroBlaze执行基带信号处理、位同步、帧同步以及导航解算功能;FPGA的逻辑部
3、分和嵌入式软核处理器之间通过处理器内部的片上外设总线(OPB)进行通信;从而,使得整个GPS接收机的中频信号处理可以在一个FPGA芯片内完成。系统设计的总体框图如图1所示。2 基于MicroBlaze的嵌入式GPS接收机设计利用MicroBlaze 嵌入式处理器进行GPS 接收机系统设计主要包括两大部分:系统硬件的构建和系统软件的开发。2.1 系统硬件框架的建立在用Xilinx公司的FPGA进行嵌入式设计时,Xilinx公司提供嵌入式开发工具EDK。EDK提供了本地存储器总线(LMB)、OPB总线接口,外部存储器接口,同步动态随机存储器(SDRAM)控制器,闪速存储器(Flash)控制器,串口
4、中断控制器,定时器以及其他一些外围设备接口资源。这些接口都是以IP core的形式进行应用。用户可以根据自己的实际需求通过IP core来建立一个完善的嵌入式处理器系统4,GPS接收机系统完整的硬件框架5如图2所示。2.2 系统软件的开发在嵌入式工具套件(XPS)中,嵌入式处理器硬件系统的构建由微处理器硬件规范(MHS)文件和微处理器外围设备描述(MPD)文件定义;软件系统结构由微处理器软件规范(MSS)文件定义,其中,MHS 文件用于描述嵌入式处理器平台FPGA 的硬件系统结构,主要定义当前平台FPGA 设计的处理器类型、总线结构、外设接口、中断处理和地址空间。MSS 文件用于完整描述嵌入式
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于Xilinx MicroBlaze 软核处理器的嵌入式GPS 接收机系统设计研究 基于 Xilinx 处理器 嵌入式 GPS 接收机 系统 设计 研究
链接地址:https://www.31doc.com/p-3416637.html