基于京微雅格低功耗FPGA的8b-10b SERDES的接口设计.doc
《基于京微雅格低功耗FPGA的8b-10b SERDES的接口设计.doc》由会员分享,可在线阅读,更多相关《基于京微雅格低功耗FPGA的8b-10b SERDES的接口设计.doc(3页珍藏版)》请在三一文库上搜索。
1、基于京微雅格低功耗FPGA的8b/10b SERDES的接口设计串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统带宽不断增加至多吉比特范围,并行接口已经被高速串行链接,或SERDES (串化器/ 解串器)所取代。起初, SERDES 是独立的ASSP 或ASIC 器件。在过去几年中已经看到有内置SERDES 的FPGA 器件系列,但多见于高端FPGA芯片中,而且价格昂贵。本方案是以CME最新的低功耗系列FPGA的HR03为平台,实现8/10b的SerDes接口,包括SERDES收发单元,通过完全数字化的方法实现SERDES的CDR(Clock Data Recovery,时钟数
2、据恢复),完成100200Mhz的板间SERDES单通道通信,该SERDES接口方案具有成本低、灵活性高、研发周期短等特点。1硬件接口:硬件的接口如上图所示,主要包括发送与接收模块。发送模块包括8b/10b编码器,并串转换器,锁相环(PLL)频率合成器和发送器,接收模块包括 8b/10b解码器,Comma 检测器,串并转换器,时钟数据恢复器(CDR)和接收器。8b/10b编码器用于将从上层协议芯片发送过来的字节信号映射成直流平衡的 10 位8b/10b 编码,并串转换用于将 10 位编码结果串行化,并串转换所需的高速、低抖动时钟由锁相环提供,发送器用于将 CMOS 电平的高速串行码流转换成抗噪
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于京微雅格低功耗FPGA的8b-10b SERDES的接口设计 基于 京微雅格低 功耗 FPGA 10 SERDES 接口 设计
链接地址:https://www.31doc.com/p-3416805.html