基于单片机的直接数字频率合成详解.doc
《基于单片机的直接数字频率合成详解.doc》由会员分享,可在线阅读,更多相关《基于单片机的直接数字频率合成详解.doc(4页珍藏版)》请在三一文库上搜索。
1、基于单片机的直接数字频率合成详解频率合成技术迄今已经历了三代:直接频率合成技术、锁相环频率合成技术、直接数字式频率合成技术。直接数字式频率合成(Direct Digital Frequency Synthesis,DDFS或DDS)是第三代频率合成技术的标志,他的主要特点是计算机参与频率合成,既可以用软件来实现,也可以用硬件来实现,或二者结合。直接数字式频率合成器的最大优点就是频率切换的速度极快(可达几微秒),并且频率、相位和幅度都可控,输出频率稳定度可达系统时钟的稳定度量级,易于集成化,更主要的是由于计算机参与频率合成,故可充分发挥软件的作用。本文主要介绍的是基于单片机和CPLD实现直接数字
2、频率合成详解,具体的跟随小编一起来了解一下。一、DDS工作原理DDS工作原理框图如图1所示,其实质是以参考频率源(系统时钟)对相位进行等可控间隔的采样。由图1可见,DDS包括由相位累加器和ROM查询表构成的数控振荡源(NCO)、DAC以及低通滤波器(LPF)3部分。在每一个时钟周期,N位相位累加器与其反馈值进行累加,其结果的高M位作为ROM查询表的地址,然后从ROM中读出相应的幅度值送到DAC。低通滤波器LPF用于滤除DAC输出中的高次谐波。因此通过改变频率控制字K就可以改变输出频率fout。容易得到输出频率fout与频率控制字K的关系为:fout=Kfc/2N,其中fc为相位累加器的时钟频率
3、,N为相位累加器的位数。定义当K=1为系统频率分辨率,即。二、系统的总体设计系统的原理框图如图2所示,本系统主要由单片机部分、DDS主通道部分、键盘及显示部分以及输出信号调理等部分组成。单片机芯片采用的是比较常见的AT80C31芯片。同时片外还各扩展了1片程序存储器2764与数据存储器6264,分别用来存放运行中所需的程序与随机数据。DDS主通道部分是我们设计的关键所在,该部分主要由相位累加模块、地址总线控制模块、数据总线控制模块与波形数据存储器EPROM、SRAM等组成。其中相位累加模块、地址总线控制模块和数据总线控制模块都是在CPLD上实现,采用的芯片是ALTERA公司的FLEX10K系列
4、器件。我们将所需要合成的波形采样数据固化在EPROM 2764中,但是我们知道EPROM的读周期比较长,很难满足系统的访问时间要求。因此设计中又使用了1片HSRAM,在DDS系统合成波形的过程中,代替ROM进行波形数据的快速查询。键盘和显示部分是系统和用户进行交互的重要手段。这一部分的逻辑功能,也是在CPLD上实现的。输出信号调理部分是把从HSRAM中读出的波形的数字幅度值首先转换成模拟信号,然后再进行放大、滤波处理后输出。这一部份包括D/A转换器、幅度放大器和滤波器。DAC器件采用AD公司的12位AD9713B,该器件特点是具有较高的更新速率(100 MSPS)和较低的功耗(725 mW),
5、因此特别适合于DDS信号合成。幅度调节电路使用的是双极性放大器AD708、AD9617和AD9713所组成的电路。三、系统总体工作状态说明前面已经提到过,由于EPROM的读取时间比较长,很难满足系统对时间的要求,因此在系统中又增加了1片高速SRAM,作为波形数据缓存器。这样,系统就有两个工作状态:首先,系统开始工作时,需要将波形数据从EPROM调到HSRAM中,即波形数据的加载状态;数据加载完毕后,按照DDS合成原理进行信号合成,即信号的合成状态。系统设计中使用单片机的P1口控制这两种工作状态之间的切换。1、波形数据的加载单片机系统上电自检完毕后,开始进行波形数据加载过程。此时,地址总线控制模
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 单片机 直接 数字 频率 合成 详解
链接地址:https://www.31doc.com/p-3417112.html