基于带通采样的AIS非相干解调软件接收机的FPGA实现设计.doc
《基于带通采样的AIS非相干解调软件接收机的FPGA实现设计.doc》由会员分享,可在线阅读,更多相关《基于带通采样的AIS非相干解调软件接收机的FPGA实现设计.doc(4页珍藏版)》请在三一文库上搜索。
1、基于带通采样的AIS非相干解调软件接收机的FPGA实现设计0 引言AIS系统是一种船舶交通信息交换系统,船载AIS设备不断发送自身信息,如航向、吨位等,用以领航调度、避免碰撞。随着海运贸易的高速增长,迫切需要建立对大片海域船舶动态的实时监控系统,卫星平台因覆盖范围广而受到重视。加拿大等国家相继发射载有AIS信号接收设备的卫星 。AIS系统采用高斯滤波最小频移键控(Gaussian Filtered Minimum Shift Keying,GMSK)调制,可以通过相干方式或非相干方式解调。相干解调具有较好的抗噪声性能 ,但是需要准确恢复载波频率,而载有AIS设备的近地卫星轨道高度一般在500
2、km左右,多普勒频移可达4 kHz,因此精确的载波恢复比较困难;非相干解调主要采用鉴频器,从接收GMSK信号中提取频率的变化信息,因此对频偏不敏感且结构简单,在很多GMSK移动通信系统中得到了应用 ,如GSM。目前,AIS接收机射频端多采用一级或二级下变频方案 ,这种方案使射频前端硬件比较复杂,硬件成本高。鉴于AIS信号是窄带信号,因此本文设计中对接收到的射频信号直接带通采样,以简化接收机硬件结构。本文主要工作如下:在Xilinx xc4vlx80 FPGA上设计了基于带通采样的AIS非相干解调软件接收机,设计文件通过综合映射后下载到FPGA中,以实际AIS信号源作为测试信号,通过嵌入式逻辑分
3、析工具Chipscope在PC上观察FPGA内部信号来验证设计,并给出了硬件资源消耗。1 GMSK信号调制和非相干解调原理AIS信号是GMSK调制信号,其调制和非相干解调过程如图1所示。发射端比特脉冲为:比特流d(t)通过带宽时间积(Bandwidth-TIme product,BT)为BbTb的高斯滤波器进行脉冲成型。Bb为高斯滤波器的3 dB带宽,Tb为比特速率。高斯成型滤波器的冲激响应为:式中*表示卷积运算。最后通过电压/频率(V/F)转换,形成调频信号并调制到规定频段发射出去。对于非相干解调的接收机,首先将接收信号进行正交下变频,滤除高频分量和带外噪声后得到基带正交信号I(t)、Q(t
4、),再通过下式进行频率/电压(F/V)转换:2 AIS接收机的FPGA设计带通采样AIS非相干接收机系统结构如图2所示。2.1 带通采样率AIS信号有A、B两个发射频点,分别为161.975 MHz和162.025 MHz,数据速率Rb为9.6 kb/s,带宽不超过25 kHz,接收机射频前端的带通滤波器(Band Pass Filter,BPF)中心频率为162 MHz,带宽为250 kHz,因此可对BPF输出射频信号直接采样。理论上ADC的带通采样频率fS1只要满足下式即可:式中,B为BPF的带宽,fH为采样信号的最高频率成分,表示取不超过该数的最大整数。采样频率越小,对FPGA的处理速度
5、要求就越低。但实际系统中由于BPF过渡带的缓变特性,一些边带噪声不能被完全抑制,当采样频率过小时,采样得到的信号频谱周期重叠次数过多,导致更多的噪声叠加到有用信号上。因此,本系统采用的采样时钟频率为fS1=24 MHz。带通采样后AIS信号中心频率fC1可通过下式计算:2.2 两级数字下变频结构系统中FPGA和ADC共用时钟源,FPGA系统主频为fSYS=24 MHz。天线接收的AIS信号经过低噪放和带通滤波,再经过14 bit ADC采样后,输入FPGA。输入FPGA的AIS信号中心频率fC1=6 MHz、采样率fS1=24 MHz、带宽为250 kHz。由于信号带宽远小于采样频率,可以进行
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 采样 AIS 相干 解调 软件 接收机 FPGA 实现 设计
链接地址:https://www.31doc.com/p-3417526.html