基于赛灵思Kintex-7系列FPGA的19nm闪存PCIe SSD设计.doc
《基于赛灵思Kintex-7系列FPGA的19nm闪存PCIe SSD设计.doc》由会员分享,可在线阅读,更多相关《基于赛灵思Kintex-7系列FPGA的19nm闪存PCIe SSD设计.doc(5页珍藏版)》请在三一文库上搜索。
1、基于赛灵思Kintex-7系列FPGA的19nm闪存PCIe SSD设计以NAND 闪存存储器为基础的固态磁盘(SSD)技术与传统的机械驱动器存储系统相比, 吞吐量更高, 功耗更低。为此,SSD 使用量在过去十年迅速增加,从手持设备到笔记本、台式机,现在又进军企业级存储设备市场。企业级存储产业对基于串行高级技术附件(SATA)标准的SSD 的采用进一步加速了这一快速扩展势头。但是,在SSD 制造商期望通过使用19nm 闪存存储器将新一代系统的性能和密度推上新的高度的时候,SATA并没有跟上。即便是最新的版本(SATA3.0),6Gbps 物理接口也难以满足SSD NAND 闪存阵列的最高吞吐量
2、,因此存在性能利用不足的问题。为突破接口瓶颈, 基于PCI Express 的SSD 正在给市场带来重大影响。PCIe 是业界标准本地总线,性能和扩展能力均优于SATA。它采用多信道高速串行链路,可支持1 至16 个信道, 每个信道的运行速率高达8Gbps(Gen1 为2.5Gbps,Gen2 为5Gbps,Gen3 为8Gbps)。SSD 的PCIe 接口可支持数GB 的吞吐量,并随着NAND 闪存技术的发展为可预见的将来预留更多裕量。但用19nm 闪存开发基于PCIe 的SSD 系统一直面临一系列挑战。与SATA 相比,PCIe 接口要求更多高速串行链路和更复杂的互联。对吞吐量需求则要求P
3、CIe 直接存储器存取(DMA)以千兆字节带宽运行。另外,采用19nm工艺,闪存的可靠性或者更具体地说平均读写(NAND 在遇到错误之前能读取或者写入的次数)也是一个日益严峻的问题。采用19nm 工艺,制造商必须以比以往更快的速度完成平均读写和纠错。赛灵思KintexTM-7 FPGA 以不到前一代FPGA 一半的成本为FPGA 设立了新的高性能基准。Kintex-7 系列是赛灵思采用台积电(TSMC)高性能低功耗(HPL)28nm 工艺技术生产的四大产品线之一,旨在实现最大能效,与前代产品相比,性价比提高了两倍,而功耗降低了50%。Kintex-7 FPGA 采用高密度逻辑、高性能收发器、存
4、储器、DSP,以及灵活混合信号技术,所有这一切能让系统级性能和集成度迈上新高。这些功能能让设计以批量价格不断实现创新和差异化。由此,赛灵思Kintex-7系列FPGA 是19nm 闪存PCIe SSD 控制器的理想选择。图1 所示的是Memblaze SSD 控制器架构,由三个以高速AXI4 总线相连的子系统组成。PCIe SG-DMA 子系统包含Kintex FPGA 硬核,负责在主机和SSD 数据缓存之间分散和采集数据(SG代表分散(Scatter)和采集(Gather)。CPU 子系统负责管理外设和执行SSD存取命令,而存储子系统则负责运用多通道NAND 控制器、纠错码(ECC)模块和平
5、均读写模块处理SSD 扇区数据。这三个子系统共享带ECC 功能2GBDDR3 SDRAM。采用赛灵思存储器接口生成器(MIG) 工具很容易生成ECCDDR3 SDRAM 控制器。在我们的设计中,使用7 系列PCIe硬核实现物理转TLP 层,让设计能够以最低的时延发挥高性能PCIe 端点的功能。支持ARM AXI4 互联的新型嵌入式MicroBlaze 核可彻底消除片上总线的瓶颈。DDR 硬核为磁盘高速缓存提供51.2Gbps ECC 解决方案。同时,使用低功耗逻辑资源能够方便地运行高性能平均读写和智能ECC 算法。另外,丰富的高性能I/O 资源为19nm NAND 闪存阵列的互联提供了方便。P
6、CI EXPRESS SG-DMA我们设计的PCIe 接口要求用一个快速DMA 控制器实现主机和本地AXI4 总线间的高速通信。SSD 闪存阵列的吞吐量可高达2.5Gbps。为简化PCIe 接口的设计,为闪存芯片的发展提供更大的裕量,我们选择使用8 信道PCIe Gen2/Gen3 架构。PCIe 端点在物理层、数据链路层和事务处理层中有大量复杂的协议需要处理。幸运的是在赛灵思7 系列FPGA 中设计PCIe SG-DMA 控制器速度既快又方便。赛灵思已经把PCIe 硬核实现在器件的架构中,用于处理全部的PCIe操作。这样设计小组就可以集中精力设计SG-DMA 操作本身的功能。PCIe 解决方
7、案的集成模块可支持单通道、双通道、四通道和八通道端点配置,最高速度达5Gbps(Gen2),符合PCIe 基本规范2.1 修订版。表1 是7 系列FPGA的PCI 集成模块的配置。该核可配置为Gen1/Gen2,最多可支持8 个信道,从而可提供高达40Gbps 的带宽。我们使用CORE GeneratorTM 工具来配置和生成PCIe 端点IP。该工具包括用户指南、源代码、仿真代码和设计范例,可帮助我们迅速发挥该核的作用,实现要求的速度。图2 显示了PCIe 硬核的顶层功能模块和接口。SG-DMA 核的主要功能是处理来自主机的TLP 数据包并做出响应。SG-DMA 用作对主机存储器的PCIe
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于赛灵思Kintex-7系列FPGA的19nm闪存PCIe SSD设计 基于 赛灵思 Kintex 系列 FPGA 19 nm 闪存 PCIe SSD 设计
链接地址:https://www.31doc.com/p-3418228.html