复用电路的设计方法及其特点介绍.doc
《复用电路的设计方法及其特点介绍.doc》由会员分享,可在线阅读,更多相关《复用电路的设计方法及其特点介绍.doc(3页珍藏版)》请在三一文库上搜索。
1、复用电路的设计方法及其特点介绍高速通信系统已经在世界范 围内进入大规模建设阶段,大量的信息交互促进了通信和计算机技术的迅猛发展,高速干线系统作为信息高速公路的主干,研究设计其所采用的高速芯片势在必行。数据的传输方式,由于并行信号彼此之间的耦合与串扰限制了其工作速度和传输距离,而串行方式节约传输媒介,降低了系统互连的复杂性,传输速率更高、距离更远,已在芯片之间、处理器与外设之间、高速硬盘接口、背板连接等领域广泛应用。为了克服时钟的最大翻转频率受到工艺限制的缺点,简化电路设计的复杂度以及时钟分布的难度,实现更高的速率,同时尽量降低系统功耗,半速率电路结构逐步取代全速率结构。本文根据2.5Gbps高
2、速串行收发器的工作实际,为降低后续电路设计难度,采用工作速率较高的电流模式逻辑(Current Mode Logic,CML)设计了双环时钟数据恢复电路中的前端1:2解复用电路,采用SMIC 0.18 um模拟混合信号工艺实现并基于SpectraVerilog进行数模混合仿真,结果显示电路可以正常工作,符合预期要求。1 解复用电路单元解复用电路把一路高速信号还原为若干路低速信号,常用结构包括串行、并行、树形以及上 述3种结构的组合形式。串行解复用电路结构简单,时序关系清楚,可以实现任意1:N的解复用功能,但所有触发器工作在输入时钟频率上,其工作速度会制约电路的速度,因此串行结构对触发器设计和工
3、艺的要求较高,而提高触发器速率会带来芯片功耗增加、电平摆幅减小,噪声容限变小等问题,因此常用于低速系统中;并行结构中触发器工作在输出数据速率上,对触发器速率要求小,因此功耗较低、设计简单,兼顾了速度与功耗,是1:2解复用电路的理想结构,但对于1:N解复用而言,N个并行连接的触发器对前级电路构成很大的电容负载,是速率提升变得困难;树形解复用电路充分利用1:2并行解复用电路的优点,使整个电路较前两种结构有高速低功耗的优点。对于采用半速率结构的高速串行收发器而言,整个电路性能主要受前端1:2解复用电路的限制,同时考虑到为了增强信号可靠性,待处理的输人数据为差分数据,本文设计的1:2解复用电路采用类并
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 用电 设计 方法 及其 特点 介绍
链接地址:https://www.31doc.com/p-3418648.html