多核MCU可用于简化嵌入式设计.doc
《多核MCU可用于简化嵌入式设计.doc》由会员分享,可在线阅读,更多相关《多核MCU可用于简化嵌入式设计.doc(4页珍藏版)》请在三一文库上搜索。
1、多核MCU可用于简化嵌入式设计嵌入式系统设计人员面临着对更高性能和更快上市时间的不断增长的需求。嵌入式处理器需要经常实时地执行不断扩展的任务。同时,应用需要高吞吐量和高能效以及小外形和低成本。多核微控制器单元(MCU)提供了一种可行的新解决方案,利用模块化设计以经济的价格提供多倍的性能提升。几十年来,随着IC上晶体管数量的增加,芯片性能不断提高。采用高速缓存和流水线等技术的更复杂的架构允许芯片设计人员使用不断增加的硅密度来不断提高处理速度。这已不再是这种情况。芯片设计人员已经耗尽了替代架构的可能性。生产力的增长已经从跟上摩尔定律的速度下降到不到一半。当今提高生产力的唯一方法是通过使用多个CPU
2、来利用模块化。这导致了多核MCU的发展。硬件:同构与异构我们将多核MCU定义为具有两个或多个CPU的微处理器,这些CPU一致地共享一个公共存储器。在多核架构中,每个处理器都有自己的指令流作用于自己的数据流(MIMD)。多核MCU可以归类为同构或异构。顾名思义,同类模块具有两个相同的CPU,可以并行或冗余地运行操作。德州仪器(TI)的Hercules系列产品专为安全应用而设计,拥有两个同步运行的ARM Cortex-R4F CPU。它们执行相同的操作,然后比较每个时钟周期的结果,有效地建立一个“安全岛”,为设计人员提供可靠的基础,以在医疗,工业和汽车应用中实施更复杂的操作。为了消除潜在的常见故障
3、模式,设计团队将芯片组定向为彼此90,并引入了处理器时序的延迟。该芯片可在高达200 MHz的频率下运行,并可运行32 MB的闪存。对于具有特殊要求的应用 - 例如,计算密集型操作或大量信号处理 - 异构MCU可以提供更好的解决方案。异构MCU包含不同类型的处理器。它可能具有通用CPU以及数字信号处理器(DSP)和/或专用于浮点运算的处理器。例如,TI的Concerto异构多核MCU结合了C28x 32位CPU和ARM Cortex M3 32位CPU来优化子系统(图1)。 C28管理控制子系统,提供高达150 MHz的浮点运算。同时,ARM Cortex处理通信,逻辑和排序/监控,速度高达1
4、00 MHz。 MCU在闪存和RAM上都集成了错误检测功能,以及带有多个系统看门狗的内置时钟监控功能。图1:异构多核MCU,如Concerto包含不同的内核,可为每项任务提供最佳解决方案。真正的多核MCU需要的不仅仅是具有共享内存的多个内核。为了实现有效的并行处理,架构必须确保每个CPU都在最新的可能数据上运行。在双核MCU中,每个CPU都有一个专用的I(L1)高速缓存,但所有CPU共享一个2级(L2)高速缓存(图2)。挑战在于确保如果CPU1更新其L1缓存中的变量,CPU2将使用正确的信息,而不是其L1缓存先前从L2缓存中获取的旧数据。设计通常使用各种名称已知的硬件监视器来完成此操作,包括一
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 多核 MCU 用于 简化 嵌入式 设计
链接地址:https://www.31doc.com/p-3418967.html