大量数据爆发,Xilinx FPGA怎么提高数据传输速率?.doc
《大量数据爆发,Xilinx FPGA怎么提高数据传输速率?.doc》由会员分享,可在线阅读,更多相关《大量数据爆发,Xilinx FPGA怎么提高数据传输速率?.doc(3页珍藏版)》请在三一文库上搜索。
1、大量数据爆发,Xilinx FPGA怎么提高数据传输速率?背景或许,你会认为DPDK(Data Plan Development Kit)是一个应用在网络应用层上的高速数据传输标准;或许,你认为DPDK是Intel制定的一套规格;或许,你认为DPDK在CPU和ASIC界是受限的保密的;亦或许,你都没有听说过DPDK,考虑到它的发展历史,确实很有可能。所以,如果以上的这些假设中有一项是正确的,那么你应该读读下面的内容。最初,DPDK是一个数据层的库集,后来Intel开发了专门针对Intel X86微处理器的可以快速分组处理NIC(网络接口控制)的驱动,这就是DPDK的前世。而今生的DPDK,在去
2、年四月份,已经成为一个Linux基金项目,并且可以在DPDK上看到。DPDK主要包括以下几个大家常用的主要库:当需要最小化CPU周期数时(一般小于80)发送和接收数据包;开发快速分组算法;运行第三方快捷路径堆栈。迄今为止,DPDK听起来确实像是一个特殊的网络开发工具,但是,也正如Atomic Rules的CTO Shep Siegel所说:如果你可以使你的数据传输问题看起来仅仅是一个数据包传输问题的话,那么,在你的开发流程中,DPDK可能就是一条比较有帮助捷径。Arkville并且,关于近期更多DPDK的细节,Siegel的团队可能更为了解,主要是因为他的团队刚发布了Arkville,这是一个
3、支持DPDK的FPGA/GPP的数据传输IP块和DPDK PMD(Poll Mode Driver,与Linux基金开源DPDK库17.05发行版协作,允许Linux DPDK应用分流服务器循环到FPGA门)。同时,Atomic Rules的Arkville发行版还兼容Xilinx Vivado2017.1(这是今年四月份刚刚发布Vivado设计工具的最新版本)。此外,Atomic Rules提供了两个简单的demo设计(均可通过Vivado 2017.1进行编译):4端口,4队列10GbE demo(Arkville + 4 x 10 GbE MAC)单端口单队列 100GbE demo(A
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 大量数据爆发,Xilinx FPGA怎么提高数据传输速率? 大量 数据 爆发 Xilinx FPGA 怎么 提高 数据传输 速率
链接地址:https://www.31doc.com/p-3420751.html