如何避免PCB电路板中的传导EMI问题.doc
《如何避免PCB电路板中的传导EMI问题.doc》由会员分享,可在线阅读,更多相关《如何避免PCB电路板中的传导EMI问题.doc(2页珍藏版)》请在三一文库上搜索。
1、如何避免PCB电路板中的传导EMI问题大部分传导EMI问题都是由共模噪声引起的。而且,大部分共模噪声问题都是由电源中的寄生电容导致的。我们着重讨论当寄生电容直接耦合到电源输入电线时会发生的情况1. 只需几fF的杂散电容就会导致EMI扫描失败。从本质上讲,开关电源具有提供高 dV/dt 的节点。寄生电容与高 dV/dt 的混合会产生 EMI 问题。在寄生电容的另一端连接至电源输入端时,会有少量电流直接泵送至电源线。2. 查看电源中的寄生电容。我们都记得物理课上讲过,两个导体之间的电容与导体表面积成正比,与二者之间的距离成反比。查看电路中的每个节点,并特别注意具有高 dV/dt 的节点。想想电路布
2、局中该节点的表面积是多少,节点距离电路板输入线路有多远。开关 MOSFET 的漏极和缓冲电路是常见的罪魁祸首。3. 减小表面面积有技巧。试着尽量使用表面贴装封装。采用直立式 TO-220 封装的 FET 具有极大的漏极选项卡 (drain tab) 表面面积,可惜的是它通常碰巧是具有最高 dV/dt 的节点。尝试使用表面贴装 DPAK 或 D2PAK FET 取代。在 DPAK 选项卡下面的低层 PCB 上安放一个初级接地面板,就可良好遮蔽 FET 的底部,从而可显着减少寄生电容。有时候表面面积需要用于散热。如果您必须使用带散热片的 TO-220 类 FET,尝试将散热片连接至初级接地(而不是
3、大地接地)。这样不仅有助于遮蔽 FET,而且还有助于减少杂散电容。4. 让开关节点与输入连接之间拉开距离。见图 1 中的设计实例,其中我忽视了这个简单原则。图 1. 让输入布线与具有高 dV/dt 的节点靠得太近会增加传导 EMI。我通过简单调整电路板(无电路变化),将噪声降低了大约 6dB。见图 2 和图 3 的测量结果。在有些情况下,接近高 dV/dt 进行输入线路布线甚至还可击坏共模线圈 (CMC)。图 2. 从电路板布局进行 EMI 扫描,其中 AC 输入与开关电路距离较近图 3. 从电路板布局进行 EMI 扫描,其中 AC 输入与开关电路之间距离较大您是否有过在显着加强输入滤波器后 EMI 改善效果很小甚至没有改善的这种遭遇?这很有可能是因为有一些来自某个高 dV/dt 节点的杂散电容直接耦合到输入线路,有效绕过了您的 CMC。为了检测这种情况,可临时短路 PCB 上 CMC 的绕组,并将一个二级 CMC 与电路板的输入电线串联。如果有明显改善,您需要重新布局电路板,并格外注意输入连接的布局与布线。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 如何 避免 PCB 电路板 中的 传导 EMI 问题
链接地址:https://www.31doc.com/p-3429732.html