如何高效的编写Verilog HDL?.doc
《如何高效的编写Verilog HDL?.doc》由会员分享,可在线阅读,更多相关《如何高效的编写Verilog HDL?.doc(3页珍藏版)》请在三一文库上搜索。
1、如何高效的编写Verilog HDL?Vim其实一款Linux系统下常用的编辑器,在Windows下叫Gvim,由于它的高度可定制性,操作命令,使得编程者在编写代码的时候双手甚至可以不用离开键盘,只需要输入相应的命令便可以完成整个编程。可以说是程序员的最爱了。那么我这里为什么推荐使用Gvim来编写VerilogHDL呢,首先就是因为它的高度可定制性。Gvim的配置文件是可以定制的,这样在写代码的时候,就可以使用简单的几个命令就可以减少大量劳动。比如,我们所编写的代码中其实基本上都是由always块构成的,一般来说我们都是写好一个always块后,然后粘贴复制其他的,那么用gvim,我只需要在插
2、入模式(gvim默认是命令模式,按i进入插入模式,按esc进入命令模式)下,输入Shixu+回车,立马自动生成always块模板。这是因为Vim的高度可定制性,你可以在Vim的配置文件里配置出任何需要的快捷键输入方法。比如我配置的键入Zhishi+回车,就可以直接生成我的专属代码注释信息,键入Fenge+回车,生成分割线等等,这是我写代码的习惯,而且用户完全可以自定义配置。具体的配置方法,也很简单,打开安装目录下的_vimrc文件,这就是gvim的配置文件,具体的一些固定的配置参数,可自行百度,我这里只讲最简单的一种,只需要如下列各式编辑好文件,空格就直接空格,回车用,:ab+命令+空格+代码
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 如何高效的编写Verilog HDL? 如何 高效 编写 Verilog HDL
链接地址:https://www.31doc.com/p-3430498.html