第8章MCS-51系统扩展与接口.ppt
《第8章MCS-51系统扩展与接口.ppt》由会员分享,可在线阅读,更多相关《第8章MCS-51系统扩展与接口.ppt(72页珍藏版)》请在三一文库上搜索。
1、2019/8/25,MCS-51单片机原理与应用,1,本章导读 本章首先介绍MCS-51单片机最小应用系统与总线扩展,通过总线挂靠的方法,介绍了片外程序存储器和数据存储器扩展,包括大容量存储器扩展技术;并行I/O口的扩展,包括8255A可编程接口芯片的扩展技术。本章还介绍了单片机系统各种可编程接口技术,显示器及键盘接口,A/D转换与D/A转换接口,以及接口的初始化编程和程序设计。,第8章 MCS-51系统扩展与接口,2019/8/25,MCS-51单片机原理与应用,2,单片机最小系统是指在尽可能少的外部电路条件下,组成的一个可以独立工作的单片机系统,也称为单片机基本系统。 1单片机最小应用系统
2、 (1)8051/8751最小应用系统 只要外加振荡和复位电路即 构成了最小应用系统,如图8.1。 由于只访问片内程序存储 器, 引脚要接高电平。 P0P3都可用作通用I/O。 (2)8031最小应用系统 除了外加振荡和复位电路外,必须扩展片外程序存储器,1.1 单片机概述 8.1 最小应用系统与总线扩展 1,2019/8/25,MCS-51单片机原理与应用,3,8.1 最小应用系统与总线扩展 2,如图8.2: 引脚要接地,以访问片外程序存储器。 P0作为复用的地址/数据总线,需要有两个“信号灯”来告诉CPU在P0口线上的是地址还是数据? 地址锁存允许信号ALE连接到片外程序存储器的地址锁存控
3、制端,以锁存P0口送出的低8位地址。高8位地址由P2提供。 外部程序存储器选通信号 连接到程序存储器的输出允许端,以控制程序存储器在单片机取指时将指令代码送上P0口。用户可使用的I/O口线只有P1和P3。 图8.1与8.2的晶体振荡器电路中,电容取值为(3010)pF,晶振频率常用612MHz,复位电路中电容C3及电阻,2019/8/25,MCS-51单片机原理与应用,4,R1的取值在晶振频率为12MHz时,为10F及8.2k,在晶振频率为6MHz时,为22F及1k,R2可取300左右。 2单片机总线扩展与地址锁存器 总线是指信息传送的公共流通线。总线具有“串行发送,并行接收”的特 点,每次只
4、能有 一个数据在总 线上发送,但允 许有多个单元 接收总线上的 数据,只要相应 的接收门打开就可以了。,8.1 最小应用系统与总线扩展 3,2019/8/25,MCS-51单片机原理与应用,5,8.1 最小应用系统与总线扩展 4,MCS-51三总线扩展电路示例如图8.3,此图是图8.2中的地址锁存器采用74LS373而来,只是若采用8031则 引脚要接地,若采用8051则 引脚要接高电平。整个扩展系统以单片机为核心,各外围部件挂靠在三总线上构成了较大规模的应用系统。 (1)地址总线AB 地址总线是单向的,传送的是 CPU给存储单元或I/O的地址 在ALE信号有效时将P0口的 低8位地址A0A7
5、通过地址 锁存器输出,而高8位地址 A8A15则由P2口输出,构成,2019/8/25,MCS-51单片机原理与应用,6,8.1 最小应用系统与总线扩展 5,16位的地址总线。寻址范围为64KB,即0000HFFFFH。 但实际扩展的存储器容量不同,高位地址并不固定为8位,而是据需要从P2口中引出。 (2)数据总线DB 数据总线是双向的,传送的是CPU与存储单元或I/O之间的数据。在 、 或 信号有效时,将P0口的8位数据D0D7通过数据总线来传送。CPU通过地址总线选中相应的数据单元后,就可以通过数据总线收发选中的数据单元数据。 (3)控制总线CB MCS-51控制总线传送的是CPU与存储单
6、元或I/O之间的各种控制信号,有的是CPU到存储器或I/O的控制信号,2019/8/25,MCS-51单片机原理与应用,7,8.1 最小应用系统与总线扩展 6,如读、写信号,有的是存储器或I/O发给CPU的,如中断请求输入、计数脉冲输入等。对具体的一条信号线来说,其传送方向是单向的。与总线扩展有关信号说明: ALE为地址锁存选通信号,用以对低8位地址的锁存; 为片外程序存储器的读选通信号,用以取指; 为片外数据存储器和I/O口的读选通信号; 为片外数据存储器和I/O口的写选通信号。 (4)地址锁存器 74LS373是带三态缓冲输出的8D锁存器,其结构示意如图8.4(a), G为允许数据输入端,
7、当G为高电平时,锁存器输出端Q0Q7状态与输入D0D7状态相同(透明);当G由高电平变为低电平时(下降沿),输入端的,2019/8/25,MCS-51单片机原理与应用,8,8.1 最小应用系统与总线扩展 7,数据就被锁存在锁存器中,输入端数据变化不再影响Q端输出。当三态门的输出允许端 为低电平时,三态门处于导通状态,允许Q端输出;当 为高电平时,三态门处于高阻隔离状态,不允许Q端输出。根据74LS373的特性,把作为P0口地址锁存器的连接如图8.4(b)。若采用74LS273, 因其CLK端是上升沿锁存, 所以ALE端输出锁存控制信号必须加一个反相器,如图8.4(c)。,2019/8/25,M
8、CS-51单片机原理与应用,9,1程序存储器EPROM引脚的三总线结构 EPROM 276427512的引脚如图8.5 , 其引脚呈三总线结构,可以方便地与图8.3 MCS-51三总线扩展电路匹配而直接连接。将要介绍的EEPROM和SRAM芯片引脚也是呈三总线结构,以27512为例来说明芯片引脚的三总线结构如表8.1所示,其中VPP为芯片编程电源输入线。 芯片存储容量M由地址数N决定: M = 2N 从图8.5可以得到276427512地址数为1316个,所以各芯片的存储容量分别为: 8KB64KB。,8.2 存储器的扩展 8.2.1 程序存储器的扩展 1,2019/8/25,MCS-51单片
9、机原理与应用,10,8.2.1 程序存储器的扩展 2,2019/8/25,MCS-51单片机原理与应用,11,2片外存储器的扩展方法 EPROM的扩展可按存储器扩展方法进行,将三总线结构的存储器芯片引脚一一对应地与图8.3 所示MCS-51三总线匹配连接。其中, (1)存储器芯片的所有地址线一一对应地与单片机的地址总线同名相连,用于对存储器芯片片内单元的寻址。 (2)单片机剩余的高位地址线作为地址译码,控制存储器芯片的片选端,用于芯片的选择。如果采用单片机的每条剩余地址线直接与存储器芯片的片选端相连,称为线译码。如果单片机所有剩余的高位地址线通过地址译码器输出片选信号,称为全译码。 (3)单片
10、机的读写控制。如果扩展的是程序存储器,8.2.1 程序存储器的扩展 2,2019/8/25,MCS-51单片机原理与应用,12,8.2.1 程序存储器的扩展 3,应将单片机的 与存储器芯片的 端相连;如果扩展的是数据存储器,应将单片机的 和 分别与存储器芯片的 和 端相连。 例8.1 扩展2片27256为程序存储器, 画出框图和计算地址范围。 解:存储器扩展的核心问题是片选与地址分配,按照存储器扩展方法,把两片27256芯片的引脚与单片机的三总线一一对应连接,连接框图如图8.6。,2019/8/25,MCS-51单片机原理与应用,13,(1)两片27256的15条地址线A0A14与单片机的15
11、条地址线一一对应同名并连,用于对存储器芯片片内单元的寻址。 (2)单片机剩余的地址线A15(P2.7)作为线译码线,控制27256的片选端,用于芯片的选择。单片机的地址线A15加到27256(1)的片选端,反相后加到27256(2)的片选端。 (3)27256芯片的地址范围如表8.2。 A15 = 0,选中芯片256(1),对片内单元寻址的A0A14取值范围是全0到全1,所以256(1)的地址范围是0000H7FFFH。 A15 = 1,选中芯片256(2),同样可得256(2)的地址范围是8000HFFFFH。,8.2.1 程序存储器的扩展 4,2019/8/25,MCS-51单片机原理与应
12、用,14,8.2.2 数据存储器的扩展 1,(4)单片机的数据总线与27256芯片的数据线一一对应同名并连, 与27256芯片的输出允许端 都相连。 1SRAM与EEPROM芯片引脚的三总线结构 EEPROM2864A的引脚图见图8.7, 作为程序存储器时,其引脚与图8.5的2764是兼容;作为数据存储器时,则与其在同一图中的SRAM 6264兼容。,2019/8/25,MCS-51单片机原理与应用,15,一般称容量超过单片机寻址范围的存储器为超大容量存储器。FEEPROM(闪存)是EEPROM的改进产品,图8.8是几种AT29C型闪存引脚图。当用超大容量闪存来扩展片外存储器时, 对超出A15
13、的地址线可与P1口的I/O线相连接。,8.2.2 数据存储器的扩展 2,2019/8/25,MCS-51单片机原理与应用,16,8.2.2 数据存储器的扩展 3,2存储器扩展举例 例8.2 扩展一片超大容量AT29C010作为单片机的程序存储器存储器或数据存储器,试画出连接框图和计算其地址范围。 解:AT29C010有17根地址线,容量为128KB,所以要采用扩展超大容量存储器的方法,连接框图如图8.9。 (1)29C010的A0A15与单片机的地址总线一一对应同名相连,A16与P1.0相连,用于对存储器芯片片内单元的寻址。 (2)因系统中存储器只有单片扩展,29C010的 可以直接接地。,2
14、019/8/25,MCS-51单片机原理与应用,17,8.2.2 数据存储器的扩展 4,(3)29C010的数据线I/O0I/O7与单片机的地址总线一一对应同名相连, 与 相连。单片机 和 经过与门后与29C010的 相连,两个控制信号只要有一个有效,就可以对29C010进行读出操作。这样的接法是把29C010芯片既看作是程序存储器,又看作是数据存储器。 把29C010看作程序存储器是在 信号有效,即执行取指指令: MOVC A,A+DPTR。 把其看作数据存储器是在 或 信号有效,即执行读写指令: MOVX A,DPTR ;读片外数据存储器 MOVX A,Ri MOVX DPTR,A ;写片
15、外数据存储器 MOVX Ri,A (4)29C010的地址范围如表8.3,其17条地址线A0A16取值范围从全0到全1,就可得到其为寻址空间为00000H1FFFFH。当,2019/8/25,MCS-51单片机原理与应用,18,8.2.2 数据存储器的扩展 5,P1.0 = 0时,对0000HFFFFH间的低64KB寻址;当P1.0 = 1时,对10000H1FFFFH的高64KB寻址。 例8.3 扩展一片29C256为程序存储器,一片62256为数据存储器,采用74HC139为地址译码器,试画出连接框图和计算其地址范围。解:29C256和62256均为32KB芯片,按照存储器芯片扩展方法,分
16、别将29C256和62256扩展为程序存储器和数据存储器,将它们三总线结构的引脚与单片机的三总线一一对应连接,连接框图如图8.10。,2019/8/25,MCS-51单片机原理与应用,19,8.2.2 数据存储器的扩展 6,(1)两扩展芯片15条地址线A0A14都与单片机的15条地址线一一对应同名相连,用于对存储器芯片片内单元的寻址。 (2)两扩展芯片数据线I/O0I/O7与单片机数据总线一一对应同名相连。单片机 与29C256的 相连,用于取指控制;单片机的 与 信号分别与62256的 和 相连,用于数据的读写控制。,2019/8/25,MCS-51单片机原理与应用,20,8.2.2 数据存
17、储器的扩展 7,(3)二四译码器74HC139的输出端Y0和Y1分别与两扩展芯片的片选端相连,用于芯片的选择。139的译码输入端B接地,另一个译码输入端与单片机剩余的地址线A15(P2.7)相连,其使能端 则与P1.0相连。当P1.0 = 0时,74HC139被选中。 P2.7 = 0,按139的真值表译码输出端Y0有效,选中的是程序存储器29C256;对片内单元寻址的A0A14取值范围是全0到全1,所以29C256的地址范围是0000H7FFFH。 P2.7 = 1,同理可得Y1有效,选中的是数据存储器62256;其A0A14取值范围是全0到全1,所以62256地址范围是8000HFFFFH
18、。地址分配如表8.4。本例片选控制采用的就是全译码方法。,2019/8/25,MCS-51单片机原理与应用,21,8.3 并行I / O口的扩展 1,I/O接口扩展3种方法: 中小规模集成电路的简单I/O口扩展 可编程接口芯片进行I/O口扩展 串行口外接移位寄存器进行I/O口扩展(见第7章)。 8.3.1 并行I/O口的简单扩展 扩展简单I/O口时,数据线的连接方法与片外存储器扩展时一样,将输入具有三态缓冲,输出具有锁存的芯片的I/O口线与单片机数据总线一一对应地相连。虽然这些简单I/O芯片没有专门的地址线,可以将单片机的高位地址线与读写( 与 )信号线通过组合门电路与I/O芯片的控制端相连,
19、从然使它们具有了相应的口地址。 图8.11采用8位三态缓冲器74HC244扩展输入口,采用8D锁存器74HC574扩展输出口。扩展的I/O口并行数据,2019/8/25,MCS-51单片机原理与应用,22,8.3 并行I / O口的扩展 2,都经过双向总线P0口,P0口的8条数据线一一对应地与574的8个输入端以及244的8个输出端相连。这样,P0口既能通过244读入外部输入开关的状态,又能将此数据通过锁存器574输出保持,去控制LED的状态。两个扩展芯片的输出允许端都是接地的。 扩展输出口地址获得:P2.7与 相或后去控制574的时钟端CP,当或门输入 全0时,或门输出为0, 将P0口输出的
20、数据 锁存到574的输出端。 同样,可以按存储器 扩展时地址计算方 法,得到扩展输出口,2019/8/25,MCS-51单片机原理与应用,23,8.3 并行I / O口的扩展 3,地址为7FFFH。这里,只用到了一条地址线P2.7,与其余的15条地址线无关,所以扩展输出口将有许多重叠的地址。一般是将没有用到的地址线取1,如表8.5。 扩展输入口地址获得:P2.7与 相或后去控制244的使能端 ,当或门输入全0时,或门输出为0,使244芯片被选通,将外部按钮状态读入到P0口。同样,可得扩展输入口地址为7FFFH。扩展输入/出口地址虽相同,但由于受单片机读写信号不会同时为0的约束,而不会引起地址冲
21、突。用指令来实现在图8.11中按下任意一个按钮,对,2019/8/25,MCS-51单片机原理与应用,24,8.3.2 8255A可编程并行I/O接口 1,应的LED灯就会发光: MOV DPTR, #7FFFH ;指向I/O口地址 MOVX A, DPTR ;从244读入按钮状态 MOVX DPTR,A ;将按钮状态向574输出,控制LED 8255A可编程并行I/O接口芯片可以同MCS-51系列单片机直接相连,可以为系统扩展3个8位的并行I/O端口,各端口的功能可由编程设定。 可以通过编程来改变其功能的接口芯片称为可编程接口芯片。 18255A引脚和内部结构 8255A的内部结构框图和引脚
22、图如图8.12(a)和(b)。各引脚的功能见表8.6,8255A共有40个引脚。表中前4行为数据总线,D0D7用于传送CPU与8255A之间的命,2019/8/25,MCS-51单片机原理与应用,25,8.3.2 8255A可编程并行I/O接口 2,令与数据,A口C口的数据线用于8255A与外设之间数据传送。 、A1和A0为寻址线,A1和A0通常与单片机地址总线最低两位A1和A0相连,当 有效时,A1和A0的4种编码组合00、01、10、11,2019/8/25,MCS-51单片机原理与应用,26,8.3.2 8255A可编程并行I/O接口 3,分别用来选择A、B、C口和控制寄存器。 、 和R
23、ESET控制8255A的读写和复位。 8255A可编程接口由以下4个逻辑结构组成。,2019/8/25,MCS-51单片机原理与应用,27,8.3.2 8255A可编程并行I/O接口 4,(1)3个并行I/O端口 每个端口都可以和外设相连,分别传送外设的输入/输出数据或控制信息。通常A口和B口用作输入/输出口,而C口可分为两个4位口,也用于输入/输出。当A或B被设为选通方式时,C口将降到从属地位,成了A、B的联络信号。可以通过编程设置端口的不同工作方式,即输入方式和输出方式,对于A口还可以设定为输入/输出双向方式。 (2)工作方式控制器 工作方式控制器有A和B两组,A组控制A口和C口的高4位(
24、PC7PC4),B组控制B口和C口的低4位(PC3PC0),对C口还可按位实现置位或复位。两组控制器共享一个控制寄存器,接收来自CPU的命令字,从而决定8255A的工作方式。,2019/8/25,MCS-51单片机原理与应用,28,8.3.2 8255A可编程并行I/O接口 5,(3)数据总线缓冲器 它是一个8位的双向三态驱动器,能与单片机的数据总线直接相连,D0D7用来传送8255A与CPU间的数据、命令和状态字。 (4)读写控制逻辑 读写控制逻辑有6条信号线,各引脚的功能已经在表8.6中作了说明。读写控制逻辑主要用于接收单片机送来的读写命令、片选、口地址选择和复位信号,控制各个口的工作状态
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- MCS 51 系统 扩展 接口
链接地址:https://www.31doc.com/p-3435463.html