第17讲VHDL主要描述语句case语句.ppt
《第17讲VHDL主要描述语句case语句.ppt》由会员分享,可在线阅读,更多相关《第17讲VHDL主要描述语句case语句.ppt(118页珍藏版)》请在三一文库上搜索。
1、第16讲 VHDL的主要描述语句,VHDL顺序语句 VHDL并行语句,本讲知识点:,VHDL顺序描述语句 变量赋值语句(Variable Evaluate) 信号赋值语句(Signal Evaluate) WAIT语句 IF 语句,VHDL顺序语句 顺序语句是指完全按照程序中书写的顺序执行各语句。 顺序描述语句只能出现在进程或子程序中,用来定义进程或子程序的算法。顺序语句可以用来进行算术运算、逻辑运算、信号和变量的赋值、子程序调用等,还可以进行条件控制和迭代。,VHDL顺序语句主要包括: 变量赋值语句(Variable Evaluate) 信号赋值语句(Signal Evaluate) WAI
2、T语句 IF 语句 CASE 语句 LOOP 语句 NEXT 语句 EXIT 语句 RETURN 语句 过程调用语句(Procedure Call) 断言语句(Assert) REPORT 语句 NULL 语句,变量赋值语句 变量赋值语句语法格式为: 变量赋值目标 := 赋值表达式,例: PROCESS(s) VARIABLE count:INTEGER := 0 -变量说明 BEGIN count := s+1 -变量赋值 END PROCESS;,对于数组赋值,可采用下列格式:,VARIABLE x,y: STD_LOGIC_VECTOR ( 0 TO 3 ); x := “1011”;
3、y ( 0 TO 1 ) := “01”; y ( 2 TO 3 ) := x ( 1 TO 2 );,-整体赋值,数组“1011”赋值x -部分赋值,“01”赋值y的部分位 -位置关联赋值,x的部分位赋值y的部分位,信号赋值具有延时性、全局性,赋值符用“=”表示。,信号赋值语句,格式: 目标信号名:= 赋值源;,该语句是将赋值源的当前值赋给目标信号。要求赋值号两边信号量的类型和长度应该一致。,例如: Y =1; X = Y; A = B AND C;,- 字符赋值,信号Y被赋值为1 - 信号赋值,将信号Y的当前值赋给目标信号X - 表达式赋值,将B和C的与逻辑赋给目标信号A,对于数组赋值,可
4、采用下列格式:,SIGNAL x,y: STD_LOGIC_VECTOR ( 0 TO 3 ); x = “1011”; y ( 0 TO 1 ) = “01”; y ( 2 TO 3 ) = x ( 1 TO 2 ); 当在同一进程中,同一信号赋值目标有多个赋值源时,信号赋值目标获得的是最后一个赋值源的赋值,其前面相同的赋值目标不作任何变化,-整体赋值,数组“1011”赋值x -部分赋值,“01”赋值y的部分位 -位置关联赋值,x的部分位赋值y的部分位,SIGNAL A,B, C, D :STD_LOGIC: SIGNAL S: STD_LOGIC_VECTOR( 1 TO 4) VARIA
5、BLE E, F :STD_LOGIC; VARIABLE G :STD_LOGIC_VECTOR(1 TO 2 ); VARIABLE H :STD_LOGIC_VECTOR(1 TO 4 ); S = (0,1,0,0) ; (A, B, C, D) = S ; -位置关联方式赋值,位置关联赋值和名字关联赋值,A =0;B =1;C =0 ;D =0;,-名字关联方式赋值: (3= E, 4=F, 2 =G(1),1=G(2) ):= H;,G(2) := H(1) ;G(1) := H(2) ; E := H(3) ;F := H(4) ;,WAIT语句 等待(WAIT)语句在进程或过程
6、中使用,用于程序的暂停和等待 。 当进程执行到等待语句时,就将被挂起并设置好再次执行的条件。 WAIT语句可以设置4种不同的条件:无限等待、时间到、条件满足以及敏感信号量变化。,(1)WAIT -无限等待语句 这种形式的WAIT语句在关键字“WAIT”后面不带任何信息,是无限等待的情况。,(2)WAIT ON 信号表 -敏感信号等待语句 这种形式的WAIT语句使进程暂停,直到敏感信号表中某个信号值发生变化。WAIT ON语句后面跟着的信号表,在敏感信号表中列出等待语句的敏感信号。当进程处于等待状态时,其中敏感信号发生任何变化都将结束挂起,再次启动进程。,例A PROCESS BEGIN y =
7、 a AND b; WAIT ON a,b; END PROCESS; 例BPROCESS(a,b) BEGIN y = a AND b; END PROCESS;,在例A中执行所有语句后,进程将在WAIT语句处被挂起,直到a或b中任何一个信号发生变化,进程才重新开始。例A与例B是等价的。,需要注意的是,在使用WAIT ON语句的进程中,敏感信号量应写在进程中的WAIT ON语句后面;而在不使用WAIT ON语句的进程中,敏感信号量应在开头的关键词PROCESS后面的敏感信号表中列出。 VHDL规定,已列出敏感信号表的进程不能使用任何形式的WAIT语句。,(3)WAIT UNTIL 条件 -条
8、件等待语句 这种形式的WAIT语句使进程暂停,直到预期的条件为真。WAIT UNTIL后面跟的是布尔表达式,在布尔表达式中隐式地建立一个敏感信号量表,当表中任何一个信号量发生变化时,就立即对表达式进行一次测评。如果其结果使表达式返回一个“真”值,则进程脱离挂起状态,继续执行下面的语句。即WAIT UNTIL语句需满足以下条件: 在条件表达式中所含的信号发生了变化; 此信号改变后,且满足WAIT UNTIL语句中表达式的条件。 这两个条件缺一不可,且必须按照上述顺序来完成。,WAIT UNTIL语句有以下三种表达方式: WAIT UNTIL 信号 = VALUE; WAIT UNTIL 信号EV
9、ENT AND信号 = VALUE; WAIT UNTIL 信号STABLE AND信号 = VALUE; 例如: WAIT UNTIL clock = 1; WAIT UNTIL rising_edge(clk); WAIT UNTIL clk =1AND clk EVENT; WAIT UNTIL NOT clk STABLE AND clk= 1;,(4)WAIT FOR 时间表达式 -超时等待语句 例如:WAIT FOR 40 ns; 在该语句中,时间表达式为常数40ns,当进程执行到该语句时,将等待40ns,经过40ns之后,进程执行WAIT FOR的后继语句。 例如:WAIT FO
10、R(a*(b+c); 在此语句中,(a*(b+c)为时间表达式,WAIT FOR语句在执行时,首先计算表达式的值,然后将计算结果返回作为该语句的等待时间。,IF语句 在VHDL语言中,IF语句的作用是根据指定的条件来确定语句的执行顺序。IF语句可用于选择器、比较器、编码器、译码器、状态机等的设计,是VHDL语言中最常用的语句之一。IF语句按其书写格式可分为以下3种。,1.单选择控制语句 这类语句书写格式为: IF 条件 THEN 顺序语句 END IF;,例: 利用IF语句引入D触发器 LIBRARY IEEE; USE IEEE. STD_LOGIC_1164.ALL; ENTITY dff
11、 IS PORT(clk,d:IN STD_LOGIC; q:OUT STD_LOGIC); END dff; ARCHITECTURE rtl OF dff IS BEGIN PROCESS (clk) BEGIN IF (clkEVENT AND clk=1) THEN q = d; END IF; END PROCESS; END rtl;,练习:,用单选择实现求两数中的较大数。 输入:整数a,b; 输出:较大数C,2.二选一控制语句 这种语句的书写格式为: TF 条件 THEN 顺序语句 ELSE 顺序语句 END IF;,若条件句的逻辑值为真,则执行THEN后面的顺序语句,否则执行E
12、LSE后面的顺序语句。,例:二选一电路结构体的描述(P100 例4-15) ARCHITECTURE rtl OF mux2 IS BEGIN PROCESS (a,b,s) BEGIN IF (s =1) THEN c = a; ELSE c = b; END IF; END PROCESS; END rtl;,练习:,用二选一结构实现求两数中的较大数。 输入:整数a,b; 输出:较大数C,3.多选择控制语句 这种语句的书写格式为: IF 条件 THEN 顺序语句 ELSIF 顺序语句 ELSIF 顺序语句 ELSE 顺序语句 END IF;,这种多选择控制的IF语句,它设置了多个条件,当满
13、足所设置的多个条件之一时,就执行该条件后的顺序处理语句。当所有设置的条件都不满足时,程序执行ELSE和END IF之间的顺序处理语句。,例: 利用多选控制语句设计的四选一多路选择器(例4-16) LIBRARY IEEE; USE IEEE. STD_LOGIC_1164.ALL; ENTITY mux4 IS PORT(input:IN STD_LOGIC_VECTOR (3 DOWNTO 0); sel:IN STD_LOGIC_VECTOR (1 DOWNTO 0); y:OUT STD_LOGIC); END mux4;,ARCHITECTURE rtl OF mux4 IS BEGI
14、N PROCESS (input,sel) BEGIN IF (sel=“00”) THEN y= input(0); ELSIF(sel=“01”)THEN y= input(1); ELSIF(sel=“10”)THEN y= input(2); ELSE y= input(3); END IF; END PROCESS; END rtl;,练习:,用多选择结构实现如下问题: 1.求三个数中的最大数。 输入:整数a,b,c 输出:最大数max 2. Y= 1(X0) 0 (X=0) -1 (X0),CASE语句 CASE语句根据满足的条件直接选择多项顺序语句中的一项执行。 CASE语句的结
15、构为: CASE 表达式 IS WHEN 条件选择值 = 顺序语句, WHEN 条件选择值 = 顺序语句, END CASE;,注意:条件句中的“=”不是操作符,它相当于THEN作用。,功能:先计算表达式的值,然后根据条件句中的选择值执行相对应的顺序语句。,其中WHEN条件选择值可以有四种表达方式; 单个普通数值,如:5; 数值选择范围,如:(1 TO 3); 并列值,如:4 | 6,表示取值为4或6; WHEN OTHERS = 顺序语句,使用CASE语句需注意以下几点:, 选择值必须在表达式的取值范围内; CASE语句中至少要包含一个WHEN语句; 每个选择值只能出现一次,不能在其他WHE
16、N语句中重复出现; 除非所有选择值能完全覆盖CASE语句中的表达式的取值,否则最后一个条件句的选择值必须用“OTHERS”表示。 选择值可以颠倒次序,但OTHERS必须放在最后; “=”不是操作符,相当于THEN语句的作用。,例1 CASE语句使用 CASE command IS WHEN “00”= c c c c NULL; -无效 END CASE; 例2 CASE语句使用 CASE sel IS WHEN 1TO 9 = c c c = 3; END CASE;,-适合4选1数据选择器,SIGNAL value : INTEGER RANGE 0 TO 15; SIGNAL out1
17、: STD_LOGIC ; . CASE value IS - 缺少以WHEN引导的条件句 END CASE; . CASE value IS WHEN 0 = out1 out1 out1 out1= 0; END CASE;,CASE与IF比较 与IF语句相比,CASE语句组的程序语句是没有先后顺序的,所有表达式的值都并行处理。IF语句是有序的,先处理最起始、最优先的条件,后处理次优先的条件。,LOOP语句 LOOP语句就是循环语句,它可以使包含的一组顺序语句被循环执行,其执行的次数由设定的循环参数决定。,LOOP语句有三种格式: FOR_LOOP语句 WHILE_LOOP语句 单个LOO
18、P语句,FOR_LOOP语句主要用于循环次数已知的循环程序设计。可分为递增方式和递减方式。, FOR_LOOP语句,循环标号: FOR 循环变量 IN 初值 TO 终值 LOOP 顺序语句; END LOOP 循环标号;,递增格式:,递减格式:,循环标号: FOR 循环变量 IN 初值 DOWNTO 终值 LOOP 顺序语句; END LOOP 循环标号;,说明:循环从循环变量的“初值”开始,到“终值”结束,每执行一次循环体中的顺序语句后,循环变量的值递增或递减1。, FOR_LOOP语句,循环标号为任选项,用来给循环语句定位。,循环变量的初值和终值决定了循环次数(取整数)。 循环次数: 循环
19、次数 = |终值-初值|+1,【例】用FOR_LOOP语句描述八位奇偶校验器。,输入信号X是一个长度为8位的标准逻辑矢量。当X中1的个数为奇数时,输出Y=1,否则,Y=0。 算法:用FOR_LOOP语句对X的值逐位进行异或运算。 循环次数:由循环变量n控制,记录异或运算的次数。 循环变量的初值为0,终值为7。,LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY loop1 IS PORT(X: IN STD_LOGIC_VECTOR(7 DOWNTO 0); Y: OUT STD_LOGIC); END loop1; ARCHITECTURE e
20、xample4 OF loop1 IS BEGIN PROCESS ( X ) VARIABLE temp: STD_LOGIC; BEGIN temp :=0; FOR n IN 7 DOWNTO 0 LOOP temp := temp XOR X( n ); END LOOP; Y = temp; END PROCESS; END example4;,WHILE_LOOP语句是一种条件循环语句,用于循环次数未知的循环程序设计。, WHILE_LOOP语句,循环标号: WHILE 循环控制条件 LOOP 顺序语句; END LOOP 循环标号;,格式:,说明:若循环控制条件为“真”,则进行循
21、环执行顺序语句; 若循环控制条件为“假”,则结束循环。,【例】用WHILE_LOOP语句描述八位奇偶校验器。,ARCHITECTURE example5 OF loop2 IS BEGIN PROCESS ( X ) VARIABLE temp: STD_LOGIC; VARIABLE n: INTEGER; BEGIN temp :=0; n := 0; WHILE n 8 LOOP temp := temp XOR X( n ); n := n+1; END LOOP; Y= temp; END PROCESS; END example5;,单个LOOP语句是最简单的循环方式,这种循环方式
22、需要引入NEXT和EXIT等控制语句后才能确定。, 单个LOOP语句, 循环标号: LOOP 顺序语句; END LOOP 循环标号;,格式:,例1:简单LOOP语句的使用。,L2: LOOP A := A+1; EXIT L2 WHEN A10; END LOOP L2;,- 控制语句,当A大 于10时,跳出循环,例2: loop1:LOOP WAIT UNTIL clk=1; q = d AFTER 2 ns; END LOOP loop1;,NEXT语句是一种循环控制语句,通常嵌套在LOOP语句中使用,用于进行有条件或无条件的控制执行程序的转向。,NEXT语句,NEXT 循环标号 WHE
23、N 条件表达式 ;,格式:,根据可选项,NEXT语句有三种格式:,NEXT语句,格式1: NEXT,功能:无条件结束本次循环,跳回到循环体的开始位置,执行下一次循环。,格式2: NEXT 循环标号,功能:无条件结束本次循环,从循环标号规定的位置,执行下一次循环。,格式3: NEXT WHEN 条件表达式,功能:有条件结束本次循环,当条件表达式满足时,结束本次循环,否则继续循环。,【例】用NEXT_WHEN语句实现单循环。,ARCHITECTURE example6 OF NEXT_WHEN1 IS BEGIN PROCESS ( s ) VARIABLE i: INTEGER; BEGIN L
24、1: FOR i IN 7 DOWNTO 0 LOOP y( i ) =0; NEXT WHEN s( i ) =1; y( i ) =1; END LOOP L1; END PROCESS; END example6;,- 若s( i )=1成立, 终止本次循环,返回到L1 否则,继续本次循环。,- 返回到L1,EXIT语句和NEXT语句一样,都是循环控制语句,主要在LOOP语句中使用,用于进行有条件或无条件的跳转控制。,EXIT语句,EXIT 循环标号 WHEN 条件表达式 ;,格式:,根据可选项,EXIT语句有三种格式:,EXIT语句,格式1: EXIT,功能:无条件跳出循环,从END
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 17 VHDL 主要 描述 语句 case
链接地址:https://www.31doc.com/p-3500192.html