第九章嵌入式DMA.ppt
《第九章嵌入式DMA.ppt》由会员分享,可在线阅读,更多相关《第九章嵌入式DMA.ppt(64页珍藏版)》请在三一文库上搜索。
1、第9章 DMA控制接口,第9章 DMA控制接口,教学重点 8237A的工作方式 8237A寄存器组的作用 8237A寄存器组的编程,9.1.1直接存取概述,内存与外设间有大量数据交换时,采用中断方式,每传送一次数据,就必须经历中断处理的全部步骤,而且一般需要借助CPU内部的寄存器作为中介 DMA方式:不用CPU的寄存器作传数中介, 完成存储器和外设间的直接传数,CPU必须将系统总线的控制权让给DMAC,9.1.2DMA方式原理方框图,DB HOLD CPU HLDA AB,DMAC,MEM,I/O,DMA的工作流程,DMAC发存储器地址,在总线上传送数据,传送结束?,修改地址指针,DMA结束,
2、交还总线权,Y,N,9.2 可编程DMA控制器8237A,每个8237A芯片有4个DMA通道,就是有4个DMA控制器 每个DMA通道具有不同的优先权 每个DMA通道可以分别允许和禁止 每个DMA通道有4种工作方式 一次传送的最大长度可达64KB 多个8237A芯片可以级连,扩展通道数,9.2.1 8237A的内部结构和引脚,内部结构和外部引脚都相对比较复杂 应用观点,内部主要由两类寄存器组成 通道寄存器 控制和状态寄存器,1. 请求与响应信号,DREQ0DREQ3:DMA通道请求。当外设需要请求DMA服务时,将DREQ信号置成有效电平,并要保持到产生响应信号。 HRQ:总线请求。8237A输出
3、有效的HRQ高电平,向CPU申请使用系统总线。 HLDA:总线响应。8237A接受来自CPU的响应信号HLDA,取得了总线的控制权。 DACK0DACK3:DMA通道响应。8237A使请求服务的通道产生相应的DMA响应信号。,2. DMA传送控制信号,A0A7:地址线。输出低8位存储器地址。 DB0DB7:数据线。输出高8位存储器地址;存贮器与存贮器的传送期间,用于数据传送。 ADSTB:地址选通。DMA传送开始时,输出高有效,把在DB0DB7上输出的高8位地址锁存在外部锁存器中。 AEN:地址允许。输出高有效,将锁存的高8位地址送入系统总线,与芯片此时输出的低8位地址组成16位存储器地址。,
4、2. DMA传送控制信号(续),MEMR*:存储器读。有效将数据从存储器读出 MEMW*:存储器写。有效将数据写入存储器 IOR*:I/O读。有效将数据从外设读出 IOW*:I/O。有效将数据写入外设 READY:准备好。DMA传送的S3下降沿检测到为低时,插入等待状态Sw,直到READY为高才进入第4个时钟周期S4。 EOP*:过程结束。DMA传送过程结束,输出一个低有效脉冲。外部输入低脉冲信号,则终结DMA传送。,3. 处理器接口信号,DB0DB7:数据线。用于8237A与微处理器进行数据交换。 A0A3:地址线。用以选择芯片内部寄存器。 CS*:片选。低有效时,微处理器与8237A通过数
5、据线通信,主要完成对8237A的编程。 IOR*:I/O读。读取8237A内部寄存器。 IOW*:I/O写。写入8237A内部寄存器。 CLK:时钟。控制芯片内部操作和数据传输。 RESET:复位。使8237A处于初始状态。,8237A的两种工作状态,8237A具有两种工作状态 空闲周期: 作为接口电路,受CPU控制的工作状态 有效周期: 作为DMAC控制DMA传送的工作状态,8237A引脚的两种作用,9.2.2 8237A的工作时序空闲周期,8237A的任一通道都没有DMA请求时 8237A由微处理器控制作为一个接口芯片 CPU可对8237A编程,或从8237A读取状态 8237A采样CS*
6、选片信号,该信号有效,CPU就要对8237A进行读/写操作 8237A还采样通道的请求输入信号DREQ,该信号有效,就进入有效周期,9.2.2 8237A的工作时序有效周期,8237A采样到外设有DMA请求,就脱离空闲周期进入有效周期 8237A作为系统的主控芯片,控制DMA传送操作 DMA传送借用系统总线完成,其控制信号以及工作时序类似CPU总线周期,DMA传送时序,DMA传送时序,S1状态输出16位存储器地址 AEN输出高电平,表示DMA传送 S2状态输出DMA响应信号和控制信号 DMA读:MEMR*和IOW*有效 DMA写:IOR*和MEMW*有效 S3和Sw状态检测数据传送是否能够完成
7、,决定是否插入等待状态Sw S4状态完成数据传送,9.2.3 8237A的工作方式,DMA传送方式 单字节传送方式 数据块传送方式 请求传送方式 级连方式 DMA传送类型 DMA读 DMA写 DMA检验 存储器到存储器的传送,1. DMA传送单字节方式,每次DMA传送时仅传送一个字节 传送一个字节之后,字节数寄存器减1,地址寄存器加1或减1,HRQ变为无效 8237A释放系统总线,将控制权还给CPU 若传送后使字节数从0减到FFFFH,则终结DMA传送或重新初始化 特点: 一次传送一个字节,效率略低 DMA传送之间CPU有机会重新获取总线控制权,1. DMA传送数据块方式,由DREQ启动就连续
8、地传送数据,直到字节数寄存器从0减到FFFFH终止计数,或由外部输入有效信号终结DMA传送 DREQ只需维持有效到DACK有效 特点: 一次请求传送一个数据块,效率高 整个DMA传送期间CPU长时间无法控制总线(无法响应其他DMA请求、无法处理中断等),1. DMA传送请求方式,DREQ信号有效就连续传送数据 DREQ信号无效,DMA传送被暂时中止,8237A释放总线,CPU可继续操作 DMA通道的地址和字节数的中间值仍被保持 DREQ信号再次有效,DMA传送就继续进行 如果字节数寄存器从0减到FFFFH,或者由外部送来一个有效的信号,将终止计数 特点: DMA操作可由外设利用DREQ信号控制
9、传送的过程,DMA传送级连方式,用于通过多个8237A级连以扩展通道 第二级的HRQ和HLDA信号连到第一级某个通道的DREQ和DACK上 第二级芯片的优先权等级与所连通道的优先权相对应 第一级只起优先权网络的作用,实际的操作由第二级芯片完成 还可由第二级扩展到第三级等,2. DMA传送类型,DMA读把数据由存储器传送到外设 由MEMR*有效从存储器读出数据,由IOW*有效把这一数据写入外设 DMA写把外设输入的数据写入存储器 由IOR*有效从外设输入数据,由MEMW*有效把这一数据写入存储器。 DMA检验空操作 8237A不进行任何检验 外设可以进行DMA校验 存储器和I/O控制线保持无效,
10、不进行传送,3. 存储器到存储器的传送,固定使用通道0和通道1 通道0的地址寄存器存源区地址 通道1的地址寄存器存目的区地址,通道1的字节数寄存器存传送的字节数 传送由设置通道0的软件请求启动 每传送一字节需用8个时钟周期 前4个时钟周期用通道0地址寄存器的地址从源区读数据送入8237A的临时寄存器 后4个时钟周期用通道1地址寄存器的地址把临时寄存器中的数据写入目的区,4. DMA通道的优先权方式,固定优先权方式优先权固定 通道0优先权最高,通道1其次,通道2再次,通道3最低 循环优先权方式优先权循环变化 最近一次服务的通道在下次循环中变成最低优先权,其他通道依次轮流相应的优先权,5. 自动初
11、始化方式,每当DMA过程结束信号EOP*产生时(不论是内部终止计数还是外部输入该信号) 用基地址寄存器和基字节数寄存器的内容,使相应的现行寄存器恢复为初始值,包括恢复屏蔽位、允许DMA请求 这样就作好了下一次DMA传送的准备,9.2.4 8237A的寄存器,8237A共有10种内部寄存器,对它们的操作有时需要配合3个软件命令 8237A的“软件命令” 不需要通过数据总线写入控制字 直接由地址和控制信号译码实现,1. 现行地址寄存器,保持DMA传送的当前地址值 每次传送后该寄存器的值自动加1或减1 这个寄存器的值可由CPU写入和读出,2. 现行字节数寄存器,保持DMA传送的剩余字节数 每次传送后
12、,该寄存器的值减1 这个寄存器的值可由CPU写入和读出 该寄存器的值减至0,再减1(从0减到FFFFH)时,终止计数,读写通道寄存器,CPU与8237A之间通过8位数据总线交换信息,8237A的通道寄存器均为16位 需要两次读写操作才能实现CPU与8237A之间的一个完整数据的交换 8237A内含一个高/低触发器,用来控制读写通道寄存器的高、低字节,高/低触发器,该触发器为0,控制读写低字节 该触发器为1,控制读写高字节 软、硬件复位后,触发器为0 每次读写通道寄存器,自动改变触发器状态。如果对16位寄存器的操作用两次连续读写进行,就不必清除这个触发器 清除高/低触发器软件命令(A3A2A1A
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第九 嵌入式 DMA
链接地址:https://www.31doc.com/p-3504703.html