《CMOS两级运算放大器设计.pdf》由会员分享,可在线阅读,更多相关《CMOS两级运算放大器设计.pdf(26页珍藏版)》请在三一文库上搜索。
1、CMOS 两级运放设计 宫志超 第 1 页 / 共 26 页 CMOS 两级运算放大器设计 宫志超 07.3.23 目录 第一章 概述 1 第二章 设计指标 2 第三章 理论计算 3 第四章 手工计算几何参数 15 第五章 计算得到的几何参数 18 第六章 手工计算性能指标 19 第七章 仿真 21 第八章 仿真结果及与设计指标对比 24 第九章 设计总结 25 第一章 概述 本设计要完成的电路如图 1 所示。该运放采用两级结构,第一级是差分对输入,镜 像电流源作负载,第二级是共源输入,电流源负载。由于两级结构至少有两个极点,相 位偏移达到至少 180,因此用密勒电容进行补偿,同时为增大相位裕
2、度,在密勒电容 前串接一个电阻,此处用 MOS 管实现,来引入一个零点,增大相位裕度。偏置电路采 用微电流源,或恒 Gm 偏置,使偏置不受电源的影响。本设计电源电压采用 5V,负载 电容 3pF。 CMOS 两级运放设计 宫志超 第 2 页 / 共 26 页 图 1 二级运放电路图 第二章 设计指标 表 1 设计指标 设计指标 带宽最大化 设计指标 带宽最大化 管子长度 管子长度 0.8 m 管子宽度 管子宽度 0.2 m 面积 面积 20000 m2 负载电容 负载电容 = 3 pF 共模输入电压 共模输入电压 固定在(VDD + VSS)/2 输出动态范围 输出动态范围 0.1(VDD-V
3、SS), 0.9(VDD-VSS) 静态功耗 静态功耗 2mW 开环直流增益开环直流增益 80 dB 单位增益带宽单位增益带宽 Maximize 相位裕量相位裕量 60 degree 转换速率转换速率 30 V/us 共模抑制比共模抑制比 60dB 负电源抑制比负电源抑制比 80dB 等效输入噪声等效输入噪声 300 nV/rt Hz1KHz CMOS 两级运放设计 宫志超 第 3 页 / 共 26 页 第三章 理论计算 3.1 直流分析 3.1.1 直流功耗直流功耗 3.1.2 偏置电流偏置电流 3.1.3 动态输出范围动态输出范围 3.1.4 共模输入电压范围共模输入电压范围 3.1.5
4、输入失调电压输入失调电压 3.2 交流分析 3.2.1 开环直流增益开环直流增益 3.2.2 共模抑制比共模抑制比 3.2.3 负电源抑制比负电源抑制比 3.2.4 单位增益带宽单位增益带宽 3.2.5 传输函数传输函数 3.2.6 相位补偿相位补偿 3.2.7 等效输入噪声等效输入噪声 3.2.8 转换速率转换速率 3.1 直流分析 3.1.1 直流功耗直流功耗 令 89DSDSB III=,()() 89571,26,7 22 DSDSDSDSBDSDS PVDD IIIIVDDIII=+=+ 3.1.2 偏置电流偏置电流 图2 计算偏置电流等效电路 CMOS 两级运放设计 宫志超 第 4
5、 页 / 共 26 页 用 ov V表示MOS管过载电压,由图2得 12813GSDSBGS VIRV+= 12813ovDSBov VIRV+= ()() 89 8 1213 22 DSDS DSB nn II IR KP W LKP W L += 所以 ()() 1213 22 BB BB nn II I R KP W LKP W L +=,由此解得 ()() 2 2 1312 211 B Bn I R KPW LW L = 3.1.3 动态输出范围动态输出范围 67ovoutov GNDVVVDDV+, 因为最终会加上0.4um的栅漏交叠宽度, 所以这里取 1,2 1.8Lm=, 所以(
6、)1,296.5 1.8W L=,()3,432.2 1.8W L= 第五章 计算得到的几何参数 前面的计算中都是有效沟道长度,因此最终器件沟道长度都加上0.4um的栅漏交叠 宽度。 表2 器件取值 电路单元电路单元 W/L 比值比值 尺寸或值尺寸或值 M1,M2 43.9 96.5/2.2 M3,M4 14.6 32.2/2.2 M5 71.5 85.8/1.2 M6 90.1 108.1/1.2 M7 270.7 324.8/1.2 M8,M9 9.7 11.6/1.2 M10,M11 3.2 3.8/1.2 M12 6.3 7.6/1.2 M13 3.2 3.8/1.2 M14 12.4
7、 14.9/1.2 RB 6.0K CC 1pF CMOS 两级运放设计 宫志超 第 19 页 / 共 26 页 第六章 手工计算性能指标 计算中所有沟道长度都减去0.4um。 6.1 偏置电流、电压 ()() 2 2 1312 211 9.7uA B Bn I R KPW LW L = () ov13 13 2 V0.20V B n I KP W L =, () ov8,9 8,9 2 V0.20V B P I KP W L = () () 5 5 8,9 71.7uA DSB W L II W L =, () () 7 6,7 8,9 271.6uA DSB W L II W L = ()
8、 () 5 1,2 8,9 1 35.9uA 2 DSB W L II W L = 6.2 静态功耗 () 1,26,7 221.8mW BDSDS PVDDIII=+= 6.3 动态输出范围 67 , ovov GNDVVDDV+ ,即 0.2V,4.8V 6.4 开环直流增益 () 2 1,261,26,7 2 1272482.1dB np v DSDS np KP KP WW A IILL = + 6.5 单位增益带宽 0 01,2 1,2 1 258MHz 22 DSp c W fIKP CL = 6.6 3dB 带宽 () () 2 1,2 16,7 1 6 4.6KHz 222 n
9、pDS pDS cn I I f CKP W L + = 6.7 相位裕度 CMOS 两级运放设计 宫志超 第 20 页 / 共 26 页 此处均用角频率表示 () 14 14 21fF GSox CWLC=,() 6 6 2 99fF 3 GSox CWLC=, gd1gd2 C=C=67fF, gd4 C=22fF, 3,4 67fF GS C= gd7 C=225fF 单位增益带宽 01,2 1,2 1 2364.4MHz DSp c W IKP CL = 第二极点 () 6,7 6 2 gd7 2 842MHz C DSn p L IKP W L C = + 第三极点 3,4 3 34
10、1 1.7GHz m p GSGSgd g CCC = + 零点 () () 1 6 6,7 6 14 11 11 11 () () 22 z cmM c Bn DSn C gR C I KPWIKP W L LW L = 450MHz= M14等效电阻2591 M R= 第四极点 () 4 642 1 1.9GHz p MGSgdgd RCCC = + 相位裕度 0000 234 90arctanarctanarctanarctan82 zppp PM =+= ? 6.8 转换速率 57 min,68V us DSDS ccL II CCC = + 6.9 共模抑制比 () 1,23,4 1
11、,2 2 1910085.6dB np DSpnp WW CMRRKP KP LLI = + 6.10 负电源抑制比 CMOS 两级运放设计 宫志超 第 21 页 / 共 26 页 () 1,26 1,26,7 2 3817191.6dB np DSDSnnp WW KP KP LL NPSRR II = + 6.11 等效输入噪声 () 2-142 1,2 2 7.65 10VHz1KHz n neqpn pox KP VKK KPCWLf =+= neq V277nVHz1KHz= 第七章 仿真 7.1 功耗 偏置电流 DS8 I=9.5uA , DS9 I=10.6uA , DS5 I=
12、71.9uA , DS1,2 I=35.9uA, DS6,7 I=285.7uA P=1.9mW 7.2 传输函数 图19 传输函数 CMOS 两级运放设计 宫志超 第 22 页 / 共 26 页 图20 共模抑制比、正电源抑制比、负电源抑制比 开环直流增益84.7dB 单位增益带宽50.8MHz 相位裕度72 7.3 共模抑制比 CMRR=88dB 7.4 电源抑制比 图21 转换速率 CMOS 两级运放设计 宫志超 第 23 页 / 共 26 页 图22 输出摆幅 正电源抑制比122dB 负电源抑制比94dB 7.5 转换速率 如图23所示,因为M5栅漏寄生电容的影响,加阶越信号时会较大影
13、响M5栅极电压, 故在M5栅极与地之间接10PF电容。 转换速率SR=43V/us 图23 M5栅极与地之间加10PF电容 CMOS 两级运放设计 宫志超 第 24 页 / 共 26 页 图24 等效输入噪声频谱 7.6 动态输出范围 如图23所示,在输出不失真的情况下输出摆幅为 0.6VVout4.8V 动态输出范围,如图所示,保证两端都不失真的情况下,0.5VVout4.8V 7.7 等效输入噪声 Vni=290nV /rt Hz 1kHz 第八章 仿真结果及与设计指标对比 表3 静态工作点计算与仿真比较 单元单元 电流设计值电流设计值 仿真值仿真值 M1,M2,M3,M4 35.9uA
14、35.9uA M5 71.7uA 71.9uA M6,M7 271.6uA 285.7uA M9,M11,M13 9.7uA 10.6uA M8,M10,M12 9.7uA 9.5uA CMOS 两级运放设计 宫志超 第 25 页 / 共 26 页 表4 设计指标要求、设计值与仿真值对比 设计指标设计指标 设计要求设计要求 设计值设计值 仿真值仿真值 静态功耗静态功耗 =2mW 1.8mW 1.9mW 输出动态范围输出动态范围 0.1(VDD-VSS), 0.9(VDD-VSS) 0.2V4.8V 0.6V4.8V 开环直流增益开环直流增益 80 dB 82.1dB 84.7dB 单位增益带宽
15、单位增益带宽 Maximize 58MHz 50.8MHz 相位裕量相位裕量 60 degree 82 72 转换速率转换速率 30 V/us 68 V/us 43 V/us 共模抑制比共模抑制比 60dB 85.6dB 88dB 负电源抑制比负电源抑制比 80dB 91.6dB 94dB 等效输入噪声等效输入噪声 300 nV/rt Hz 1KHz 277 nV/ rt Hz 1KHz 290 nV/ rt Hz 1KHz 第九章 设计总结 ? 单位增益带宽与功耗、相位裕度和转换速率之间存在折衷关系。 单位增益带宽与功耗、相位裕度和转换速率之间存在折衷关系。 取较小的相位补偿电容,有利于增大
16、带宽,但补偿电容不能取得太小,因为我们的 整个推导都建立在补偿电容远大于寄生电容的基础上。在相位补偿电容值恒定,过载电 压取值恒定的情况下,增大带宽意味着增大第一级的静态电流,而这会减小相位裕度, 为保证相位裕度,需要将第二极点向外推,这意味着增大第二级的静态电流,于是功耗 必然增大。 功耗不变的情况下,增大带宽仍然需要增大第一级的静态电流,这意味着减小第二 级的静态电流,这必然导致相位裕度的减小,转换速率的减小。因此在功耗不变的情况 下,我们必须在单位增益带宽,相位裕度,转换速率之间作出一个折衷的选择。本设计 所得到的约束条件,可以在选定过载电压,补偿电容值的情况下,获得最大的单位增益 带宽
17、。 ? 电路结构决定了开环直流增益、共模抑制比、电源抑制比 电路结构决定了开环直流增益、共模抑制比、电源抑制比 通过理论分析,可以得知在选定过载电压的情况下,开环直流增益、共模抑制比、 电源抑制比就可以确定,所以由电路结构决定,这三者只取决于过载电压,他们的值只 在小范围内浮动。 ? 输入信号会影响 M5 漏极电压,并通过栅漏寄生电容耦合到 M5 栅极 输入信号会影响 M5 漏极电压,并通过栅漏寄生电容耦合到 M5 栅极 CMOS 两级运放设计 宫志超 第 26 页 / 共 26 页 图25 加与不加10pF电容M5栅极电压对比 如图25所示,在瞬态分析中,当在输入端加1V阶越信号时,加与不加10pF稳压 电容的M5栅极电压对比。可以看到不加稳压电容时,M5栅极电压的改变接近0.2V, 这意味着M5几乎进入截止区,这与我们对转换速率分析的假设是完全不相符的,实际 上此时仿真出的转换速率非常小。而加10pF稳压电容后,电压改变只有0.02V,基本不 影响静态电流,此时仿真出的转换速率与计算非常接近。 M5还有展宽带宽的作用, 仿真显示出带宽增大8MHz, 此时的带宽与计算完全相符, 相位裕度相应的减小5。相信加入稳压电容使电路工作与理论计算更加吻合,因为这 个电容减小了信号通路与供电通路的耦合。 M5栅极电压的变化也是非线性的一个来源,所以加入稳压电容也会使线性度提高。
链接地址:https://www.31doc.com/p-3579581.html