宽带移动通信系统中的 MAC 层 SOPC 架构设计.doc
《宽带移动通信系统中的 MAC 层 SOPC 架构设计.doc》由会员分享,可在线阅读,更多相关《宽带移动通信系统中的 MAC 层 SOPC 架构设计.doc(6页珍藏版)》请在三一文库上搜索。
1、精品论文宽带移动通信系统中的 MAC 层 SOPC 架构设计任为北京邮电大学信息与通信学院北京(100876)E-mail:摘 要:本文给出了一种基于 FPGA 的 SOPC 平台下的移动通信系统媒体接入控制(MAC)层硬件架构设计,该设计通过实现处理器软件和 FPGA 硬件协同工作完成 MAC 处理(包括 MAC 层协议以及与物理层接口)的过程。与传统的嵌入式处理器芯片系统相比, 该设计减轻了 CPU 的工作负担,提高了系统的工作效率,可以满足未来宽带移动通信对吞 吐量的需求。关键词:宽带、无线、MAC、FPGA、SOPC中图分类号:TN929.51.引言在移动通信系统中,媒体接入控制(MA
2、C)层主要完成的功能是将网络层的数据(IP 包)进行拆分和重组,然后按照一定的格式发送给物理层,同时也要完成无线资源的分配和 管理以及 QoS 的保证。由于涉及到大量数据的处理以及和硬件的实时通信,通常的 MAC 是采用嵌入式实时系统来实现的。常用的嵌入式系统的核心处理器有 PowerPC、ARM 等。 而工作在其上的嵌入式实时操作系统一般都具有内核精小,效率高,实时性好可扩展可移植 等优点,比较适合应用于无线通信系统中。虽然用单片处理器芯片来完成 MAC 层功能是一种比通用的方案,对于百兆无线通信系 统,也可以达预期的目标。但是这种设计方法也存在着它固有的弊端。由于高速无线通信系 统的物理层
3、都是由 FPGA 或 DSP 等数字信号处理器来实现的,与这些芯片的数据适配工作 就完全需要 CPU 来完成。众所周知,CPU 对数据的处理是按照指令逐条进行的,这样,在 数据吞吐量很大时(如 4G 移动通信系统将需要 Gbps 的数据吞吐量),CPU 不但需要进行 复杂的无线资源管理算法和 QoS 算法,同时又要完成 MAC 层数据块的封装并且把封装好 的数据拷贝给物理层的数字信号处理器进行物理层算法处理。就目前 CPU 的处理速度来说 是远远跟不上需求的。对于这种速率的瓶颈,我们的解决办法有两个,一是采用多核处理。 然而这种做法显然是不经济的,同时多核芯片会增加系统的面积,而多核之间的协同
4、操作也 增加了系统设计的复杂度。另一种方案,就是采用基于 FPGA 的嵌入式系统,也就是 SOPC(System On a Programmable Chip)。这种系统一般将处理器、SRAM、DRAM、Flash、网 口、串口、USB 口、VGA 口等一系列专用硬核直接嵌入到 FPGA 内部,形成一个完整的单 芯片系统。加之配套的片上系统开发工具以及丰富的 IP 核资源,使得 FPGA 灵活的硬件设 计与处理器的强大软件功能有机地结合实现了高速度与编程能力的完美结合,大大提高系统 的工作效率。同时由于资源的可重用性,使设计者可以将精力放在系统架构的设计上,缩短 了系统的开发周期。本文就是采取
5、第二种方法,探索在宽带无线通信系统中 MAC 层的 SOPC 架构设计。2.基于 Xilinx FPGA 的 SOPC 架构Xilinx 公司是全球最大的 FPGA 供应商,也是全球首选的 FPGA 嵌入式软处理器解决方国家 863 计划“Gbps 无线传输关键技术与试验系统研究开发”6案商。从 VirtexII Pro 型号开始,Xilinx 开始在它的 FPGA 中植入了硬连线的业界标准PowerPC405 32 位处理器硬核,从此 Xilinx 的 FPGA 进入了 SOPC 时代。下图为 XC2VP30FPGA 嵌入式系统的架构。图 1:基于 FPGA 的嵌入式系统架构1PowerPC
6、405 是一个 32 位、采用 IBM powerPC 体系结构的嵌入式处理器。主要由处理器模块、片上内存逻辑(OCM)、协处理器单元(APU)控制器和一些接口组成。它具有 五阶段流水线、虚拟存储管理单元、分离的指令 Cache 和数据 Cache 单元,支持 JTAG 调试 等功能。PLB 总线是处理器本地总线(Processor Local Bus)是 PowerPC405 设计中最常用的总 线,也是 PowerPC405 核独有的总线,它的特点有:32 位地址总线,寻址空间 4G;64 位数 据总线,支持 32/64 位主从操作;可同时支持 16 个主设备,16 个从设备;支持 4 及动
7、态请 求级别,仲裁时间小于 3 个周期;自带看门狗定时器。PLB 总线用于挂接一些高速设备, 如 DDR,片上 BlockRam 以及用户自定义 IP 核。OPB 总线是处理器外部总线(On-chip Peripheral Bus)。OPB 总线用于挂接一些慢速外 设,如串口、SystemACE、PCI 总线桥等。所有外设共享 32 位数据总线和 32 位地址总线, 同步与一个时钟。OPB 总线协议支持主设备和从设备之间的单一周期数据传送,支持 16 个 主设备和原则上无限制的从设备,由设备仲裁器决定哪一个主设备占有总线。PLB 和 OPB 之间通过桥接器相连。3.开发工具和 MAC 层 SO
8、PC 架构设计流程本设计用到的开发工具主要包括以下几部分:Xilinx 公司提供的 EDK(Embedded Development Kit)工具,包括 XPS 和 SDK 工具,XPS 工具完成主要软硬件设计和调试工作,SDK 工具用于设计和调试应用软件。Xilinx 公司提供的 ISE 工具,用于混合编程和用户定制 IP 核Xilinx 公司提供的 ChipScope Pro 工具,用于在线调试硬件系统Mentor 公司提供的 ModelSim 仿真工具主要用于对用户自定义 IP 进行仿真调试Wind River 公司提供的 Tornado 嵌入式系统开发工具用于对 VxWorks 内核进
9、行裁剪以 及上层应用程序的开发。一个完整的 SOPC 系统设计流程包括硬件设计与调试,软件设计与调试,仿真,生成可下载文件等步骤。本设计的设计流程如下所述:1.创建硬件平台,定制 IP 核。这个过程是在 EDK+ISE 开发环境下完成的,Xilinx 的 EDK 开发工具的最大的优点就是提供了大量的可配置可定制的 IP 核资源,这大大提高了设计的效率,可以使设计者将精力 集中与系统架构设计上。本设计的系统架构如下图所示:FPGAPPC405DMAcontrollerGMAC千兆以 太网口PLB总线DDRcontrollerIP包缓 存DDR1USR_IPDDRcontroller重传帧 缓存
10、DDR2图 2:基于 SOPC 的 MAC 层硬件架构图中仅给出了和本文的设计密切相关的 PLB 总线周边的设备,而对于 OPB 总线相连的 外设等没有画出。DMA 控制器用来完成将网口 IP 包的接收,并存储在接收缓存 DDR1 里。 PPC405 用来完成 MAC 处理过程,包括 QoS,对端控制,本地控制和业务数据处理等工作。 DDR2 用于存放重传的 MAC 帧。USR_IP 是用户自定义的 IP 核,需要在 ISE 下丰富并完成 它的功能实现,然后在 EDK 中按照 PLB 总线的协议挂接在总线上。这个 IP 是 MAC 层与 PHY 层连接的核心模块,也是我们设计的主要内容,对此将
11、在下一节进行详细阐述。2.创建软件平台,编译应用程序。PPC405 支持 standalone,VxWorks,Xilkernal 等不同的软件系统,其中的 standalone 模式直接调用驱动函数进行应用程序编写,常用于底层硬件的调试。VxWorks 和 Xilkernal 都 是嵌入式操作系统,可根据实时性需要进行选取。本设计前期的硬件调试采用 standalone 模 式的应用程序,最终的 MAC 处理采用的是基于 VxWorks 的嵌入式操作系统。创建完软件 平台后需要生成软件系统的 BSP 和库文件。3.生成仿真文件进行软硬件联合仿真EDK 工具会根据用户定制的硬件平台和添加的应用
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 宽带移动通信系统中的 MAC SOPC 架构设计 宽带 移动 通信 系统 中的 架构 设计
链接地址:https://www.31doc.com/p-3626595.html