半导体集成线路4章-1.MOS反相器.ppt
《半导体集成线路4章-1.MOS反相器.ppt》由会员分享,可在线阅读,更多相关《半导体集成线路4章-1.MOS反相器.ppt(52页珍藏版)》请在三一文库上搜索。
1、半导体集成电路,2019/9/19,什么是反相器?,OUTPUT,INPUT,由PMOS和NMOS 所组成的互补型电路叫做 CMOS,C:complementary,CMOS反相器,典型CMOS版图,CMOS反相器的基本特性,反相器中MOS的工作区域,电压传输特性VCT,VCT详解:,VCT详解:,VCT详解:,器件参数对直流特性的影响,直流转移特性,反相器的直流噪声容限,2019/9/19,噪声抑制与噪声容限,VOH,VOL,VIL,VOH,VIH,VOL,噪声,最大允许 电压,噪声,最小允许 电压,噪声容限(Noise Margin),噪声容限的定义,噪声容限的定义,数字电路的可恢复逻辑特
2、性,Transit Performance,直流特性和瞬态特性比较,直流特性有助于我们理解反相器中器件的工作状态和电路的噪声特性 瞬态特性,即输入信号随着时间变化过程中,输出信号的变化情况 瞬态特性决定着电路的速度,上升时间和下降时间的定义,n,分析上升时间的等效电路,推导CMOS反相器的上升时间,上升过程充电电流的变化,分析下降时间的等效电路,反相器的传输延迟时间,电路的工作速度取决于传输延迟时间 定义:输入信号变化50到输出信号变化50的时间 根据输出信号情况,分为上升延迟和下降延迟时间,传输延迟时间:阶跃输入,输入信号变化50到输出信号变化50的时间,传输延迟:非阶跃输入近似,CMOS反
3、相器的负载电容,电路的最高工作频率,环形振荡器及其频率,用环形振荡器测量传输延迟时间:,环形振荡器及其频率,CMOS反相器的设计,反相器的噪声容限,反相器的噪声容限,反相器的速度,反相器的面积,反相器的功耗,对反相器的设计,就是在给定的工艺条件下,对反相器的噪声容限、速度、面积等因素综合考虑后,得到Wp和Wn。 对称反相器具有最大的噪声容限和相等的上升和下降延迟,因此,在没有具体设计要求情况下是相对优化的设计。,反相器的设计综合,反相器设计例题:,采用0.6m工艺,求解过程:上升时间-PMOS,求解过程:下降时间NMOS(类似PMOS的),解题思路: -1.上升/下降时间公式和阈值电压; -2.上升/下降时间常数; -3.PMOS/NMOS的K因子; -4.PMOS/NMOS的宽长比; -5.其他,CMOS和NMOS反相器结构比较,输出低电平时,存在导通电流,故静态功耗较大。,1、饱和负载NMOS反相器,M2源极电压不断变化,直流传输特性,2、电阻负载NMOS反相器,一个多晶硅 电阻做负载,2、电阻负载NMOS反相器,本章结束,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 半导体 集成 线路 MOS 反相器
链接地址:https://www.31doc.com/p-3663177.html