vhdl语言入门知识PPT.ppt
《vhdl语言入门知识PPT.ppt》由会员分享,可在线阅读,更多相关《vhdl语言入门知识PPT.ppt(69页珍藏版)》请在三一文库上搜索。
1、VHDL语言,第一章 VHDL初探,1.1 VHDL简介 HDL语言是一种支持用形式化方法来描述数字逻辑电路和系统的语言 VHDL语言源于美国国防部发起的VHSIC(VeryHigh Speed Integrated Circuits)计划 1987年12月IEEE批准VHDL为标准HDL语言(IEEE-1076), 称为VHDL87 1993年修订为VHDL93 ,2001年修订为VHDL 2001 IEEE-1076.1 VHDL-AMS, IEEE-1076.2 Mathematical Packages, IEEE-1076.3 Synthesis Packages, IEEE-107
2、6.4 VITAL, IEEE Standard 1164 Multi-value Logic System,1.1.1 VHDL特点,1.支持“自顶向下”的设计方法 VHDL语言支持自顶向下的系统划分,直至划分后的最底层单元能用图元(primitive element)来实现为止 图元就是基本逻辑单元、宏模型或IP_core 2.系统硬件描述能力强 3.系统仿真能力强 最初是作为仿真标准推出 4.工艺无关性 与使用的芯片无关 5.其他 并行性,1.1.2 设计流程,1.画出系统框图 2 编码:写程序 3.编译 语法检查 4.功能仿真 验证系统功能是否正确,不涉及硬件 5.综合 1.生成门级描
3、述的网表文件2.转换为硬件的关键步骤3.可以设定一些约束 6.适配 利用网表文件针对某一目标器件进行逻辑操作 如:器件配置、 逻辑分割、逻辑优化、布局布线 7.时序仿真 适配后的仿真 8.下载到器件,1.1.3如何学好,1.掌握时钟的概念 2.注意和软件编程的区别 3.语法贵精,不在多,靠练不靠背 4.注意可综合性,第二章 VHDL入门,2.1 VHDL程序结构 1.库 存放已经编译的包集合、实体、结构体和配置。(像C语言里的库) 2.包:声明在实体中用的信号定义、常数定义、数据类型、元件语句、函数定义等 3.实体 : 定义电路的输入和输出接口 4.结构体:描述电路的内部结构,2.1.1实体,
4、定义电路的输入和输出接口 格式 entity is generic (); port ( 端口名1:端口方向 端口类型; 端口名2:端口方向 端口类型; 端口名n:端口方向 端口类型 ); end ;,2.1.1实体,格式说明 (1)实体名 :名称一般与文件名相同。 (2)类属参数: 提供用于规定端口大小、元件数目、定时的参数 (3)端口名 设计者用于定义端口引脚名,一般名称有实际意义 (4)端口方向,端口方向,1. 输入 In 注意:只能做输入,即所定义的管脚只能放在等式的右边 2.输出 out 注意:只能做输出,即所定义的管脚只能放在等式的左边 3.双向 inout 双向即可做输入也可做输
5、出,注意:管脚做为输出后,必须置为高阻态后,才能做输入 4.输出 buffer 输出,结构体内部可读取,(5) 端口类型 Std_logic,std_logic_vector,integer,补充说明,1.可将几个方向、类型相同的信号放在一个语句中 a,b : in std_logic; 2.最后一条端口说明语句后不可加分号。 3.实体名和端口名 (1) 必须是字母和数字以及_ 下划线组成,并且开头必须是字母 (2) 不能是保留字,2.1.2 结构体,一个实体可对应多个结构体,同一时刻只有一个结构体起作用,可以通过配置语句决定哪一个结构体起作用 注意: 我们只用一个结构体,2.1.2 结构体,
6、语法格式: architecture 结构体名 of 实体名 is 声明语句区 Begin 语功能描述句 end 结构体名; 实体名必须与实体声明部分所取的名字相同,2.1.2 结构体,注意: 声明语句用于说明和定义内部信号、常量、数据类型、子过程、元件等 内部说明信号不必规定信号方向 功能描述语句允许信号赋值、块、进程、子程序调用、生成、元件例示等语句,功能描述语句主要用到 1.进程语句 2. 信号赋值语句 3.元件例化语句 例,2.1.3 库和包的调用,library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_arith.a
7、ll; use IEEE.std_logic_unsigned.all;,2.2 VHDL 基本数据类型,强数据类型语言,只有相同数据类型的量才能互相传递。,2.2.1 VHDL 预定义数据类型,1.布尔数据类型 值范围true(1)、false (0) 用于逻辑关系 2. 位数据类型 Bit 0 ,1 3. 位矢量数据类型 位矢量基于位的数组 Bit_vector(0 to n); Bit_vector(n downto 0); 关键字 TO 表示数组从左到右升序排列 关键字 downto 表示数组从右到左降序排列 使用downto,2.2.1 预定义数据类型,4.整数数据类型 intege
8、r range to range to 必有 32位 取值范围 -(231-1)( 231-1) 补码形式,其他数据类型 错误等级、实数和时间等 不能综合,2.2.2 IEEE 预定义标准逻辑位与矢量,1.标准逻辑位数据类型 std_logic 九值系统 四种状态可被综合 0,1,“-”,Z 2.标准逻辑位矢量数据类型 标准逻辑位矢量数据类型是基于标准逻辑位数据类型的数组 std_logic_vector(0 to n) std_logic_vector(n downto 0) 同bit_vector,2.2.3 用户自定义数据类型,1.枚举数据类型 语法格式 TYPE 数据类型名 is(元素
9、1,元素2,); 用于状态机 例 TYPE state_type is(start,step1,step2,final); Signal state : state_type;,数据类型总结,1.编程中只使用std_logic, std_logic_vector,integer和枚举数据类型 其中枚举数据类型用于状态机 integer尽量不用 2.数的表示 矢量(即大于1位宽) 二进制 b” “ b可以省略 八进制 o” “ 可以表示位宽为3的倍数 十六进制 x “可以表示位宽为4的倍数 十进制 n 标量 用单引号 ,2.3 VHDL 数据对象,3种 : 信号(signal)、变量(Varia
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- vhdl 语言 入门 知识 PPT
链接地址:https://www.31doc.com/p-3818078.html