VLSI设计方法概述.ppt
《VLSI设计方法概述.ppt》由会员分享,可在线阅读,更多相关《VLSI设计方法概述.ppt(25页珍藏版)》请在三一文库上搜索。
1、2019/9/25,1,2019/9/25,2,设计层次及其设计描述,2019/9/25,3,系统级(System level):描述系统总体设计要求 芯片级(Behavioral level) 描述模块的行为,重点是:电路能做什么,如何做 无时序和结构的问题 一般包含算术运算、循环和复杂数据类型 寄存器传输级(RTL level) 描述寄存器之间的逻辑,包括时钟时序信息 显示了电路的结构 包含状态机和数学表达式 可以在行为上实现元件 门级(Gate level) 基于逻辑门描述整个系统的结构 使用逻辑门 使用锁存器/寄存器暂存信号 用其他门级描述表示元件,2019/9/25,4,电路级(Ci
2、rcuit level) 描述所有元件的电气行为,如电容、 电阻、电感、MOS等 物理级(版图级)(Physical level,Layout Level) 直接描述电路的几何图形 直接产生掩膜要用的版图,2019/9/25,5,设计方法,全定制:基于晶体管级,所有器件和互连版图都采用人工的称为全定制(full-custom)设计,这种方法比较适合于大批量生产的,要求集成度高、速度快、面积小、功耗低的通用型IC或是ASIC。 基于门阵(Gate-Array)和标准单元(Standard-Cell)的半定制设计(Semi-custom)由于其成本低、周期短、芯片利用率低而适合于批量小、要求推出速
3、度快的芯片。 基于PLD(Programmable Logical Design)芯片的设计,因为其易用性、“可重构性”受到对集成电路工艺不太了解的系统集成用户的欢迎。近年来PLD中发展最活跃的当属FPGA。,2019/9/25,6,2.2.2 基于门阵的IC设计,工艺上预制好的许多未连接的阵列分布的门。将晶体管作为重复排列组成基本阵列,将单元内部晶体管连接就构成了一定形式的门(标准二输入“与非门”或“或非门”:两只PMOS和NMOS,称之为四管单元。) ,门电路之间再相互连接就构成专用电路。门阵单元内部晶体管之间的互连,及单元之间的互连都是由与连线有关的掩模工艺实现的。,1.门阵列(Gate
4、 Array)?,特点: 晶体管级掩膜已完全定义,设计者不能改变 设计工作就是对连接进行编程 需要使用基于RTL的方法和综合以及其他CAD工具 公司只负责设计,制造由其它公司完成(如TSMC, UMC).,2019/9/25,7,2.掩模式门阵MGA(Masked Gate Array),掩膜式门阵MGA(Masked Gate Arrary) 母版的结构是预先设计好的,顶部几层是金属层,用来规 定门阵晶体管之间的连线,金属连线层是设计人员用全定 制掩膜方式来制备的 ,规模为几千门到几十万门。 门阵列版图设计 首先选择基版和单元库,然后采用CAD工具进行布局和布 线。实际只设计几层连线以及层之
5、间连接点的掩膜版。 连线分两步:晶体管逻辑单元系统电路 MGA特点: 开发周期短,流片费用比基于单元的IC或全定制电路便宜; 单元利用率低。,2019/9/25,8,Channeled Gate Array(通道式门阵列) Channelless Gate Array(门海SOG) Structured Gate Array(结构化门阵列),MGA分类,2019/9/25,9,1)Channeled Gate Array,Only the interconnect is customized The interconnect uses predefined spaces between row
6、s of base cells Manufacturing lead time is between two days and two weeks 将很多规则排列的晶体管用内连线连接起来,构成各种逻辑门阵列,阵列间有规则布线通道,负责门与门之间的连接 ,便形成门阵列母片。门阵基版设计为了确保一定连线的布通率,必须给通导宽度流有一定的余地,造成芯片利用率低(70% )。,图2-5 Channeled Gate Array,2019/9/25,10,按编程工艺 1.熔丝或反熔丝编程器件Actel的FPGA器件 体积小,集成度高,速度高,易加密,抗干扰,耐高温 只能一次编程,在设计初期阶段不灵活 2
7、.SRAM大多数公司的FPGA器件 可反复编程,实现系统功能的动态重构 每次上电需重新下载,实际应用时需外挂EEPROM用于保存程序 3.EEPROM大多数CPLD器件 可反复编程 不用每次上电重新下载,但相对速度慢,功耗较大,2019/9/25,11,2.3.2 主要PLD生产商, 最大的PLD供应商之一, ISP技术的发明者, 反熔丝FPGA和Flash FPGA技术与产品的开拓者,提供军品及宇航级产品, FPGA的发明者,最大的PLD供应商之一,2019/9/25,12,各种IC类型的优缺点比较,全定制IC设计复杂,必须从单元设计起,直到几十层版图完成,开发时间最长,因此NRE(Nonr
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- VLSI 设计 方法 概述
链接地址:https://www.31doc.com/p-3818079.html