大规模可编程逻辑器件教学课件PPT.ppt
《大规模可编程逻辑器件教学课件PPT.ppt》由会员分享,可在线阅读,更多相关《大规模可编程逻辑器件教学课件PPT.ppt(75页珍藏版)》请在三一文库上搜索。
1、第 2 章 大规模可编程逻辑器件,GAL: Generic Array Logic 通用阵列逻辑,相关专业名词,EDA:Electronic Design Automation 电子设计自动化,PLD:Programmable Logic Device 可编程逻辑器件,CPLD:Complex Programmable Logic Device 复杂可编程逻辑器件,EPLD:Erasable Programmable Logic Device 可擦除可编程逻辑器件,FPGA:Field Programmable Gate Array 现场可编程门阵列,ASIC:Application Spec
2、ific Integrated Circuit 特定用途集成电路,PAL: Programmable Array Logic 可编程阵列逻辑,可编程逻辑器件的定义,逻辑器件:用来实现某种特定逻辑功能的电子器件,最简单的逻辑器件是与、或、非门(74LS00,74LS04等),在此基础上可实现复杂的时序和组合逻辑功能。 可编程逻辑器件(PLDProgrammable Logic Device):器件的功能不是固定不变的,而是可根据用户的需要而进行改变,即由编程的方法来确定器件的逻辑功能。,2.1 可编程逻辑器件概述,数字电路课程的回顾,使用中、小规模器件设计电路(74、54系列) 编码器(74LS
3、148) 译码器(74LS138) 比较器(74LS85) 计数器(74LS193) 移位寄存器(74LS194) ,数字电路课程的回顾,采用中小规模器件的局限 电路板面积很大,芯片数量很多,功耗很大,可靠性低提高芯片的集成度 设计比较困难能方便地发现设计错误 电路修改很麻烦提供方便的修改手段 PLD器件的出现改变了这一切,PLD出现的背景,电路集成度不断提高 SSIMSILSIVLSI 计算机技术的发展使EDA技术得到广泛应用 设计方法的发展 自下而上自上而下 用户需要设计自己需要的专用电路 专用集成电路(ASICApplication Specific Integrated Circuit
4、s)开发周期长,投入大,风险大 可编程器件PLD:开发周期短,投入小,风险小,PLD器件的优点,集成度高,可以替代多至几千块通用IC芯片 极大减小电路的面积,降低功耗,提高可靠性 具有完善先进的开发工具 提供语言、图形等设计方法,十分灵活 通过仿真工具来验证设计的正确性 可以反复地擦除、编程,方便设计的修改和升级 灵活地定义管脚功能,减轻设计工作量,缩短系统开发时间 保密性好,管脚数目: 208个 电源: 3.3V(I/O) 2.5V(内核) 速度 250MHz 内部资源 4992个逻辑单元 10万个逻辑门 49152 bit的RAM,可编程逻辑器件的发展历程,70年代,80年代,90年代,P
5、ROM 和PLA 器件,PAL 器件,GAL器件,FPGA器件,EPLD 器件,CPLD器件,内嵌复杂 功能模块 的SOPC,PLD的发展趋势,向高集成度、高速度方向进一步发展 最高集成度已达到400万门 向低电压和低功耗方向发展,5V3.3V2.5V1.8V更低 内嵌多种功能模块 RAM,ROM,FIFO,DSP,CPU 向数、模混合可编程方向发展,大的PLD生产厂家, 最大的PLD供应商之一 FPGA的发明者,最大的PLD供应商之一 ISP技术的发明者 提供军品及宇航级产品,PLD器件的分类按集成度,低密度 PROM,EPROM,EEPROM,PAL,PLA,GAL 只能完成较小规模
6、的逻辑电路 高密度,已经有超过400万门的器件 EPLD ,CPLD,FPGA 可用于设计大规模的数字系统集成度高,甚至可以做到SOC(System On a Chip),按集成度(PLD)分类,PLD器件的分类按结构特点,基于与或阵列结构的器件阵列型 PROM,EEPROM,PAL,GAL,CPLD CPLD的代表芯片如:Altera的MAX系列 基于门阵列结构的器件单元型 FPGA,PLD器件的分类按编程工艺,熔丝或反熔丝编程器件Actel的FPGA器件 体积小,集成度高,速度高,易加密,抗干扰,耐高温 只能一次编程,在设计初期阶段不灵活 SRAM大多数公司的FPGA器件 可反复编程,实现
7、系统功能的动态重构 每次上电需重新下载,实际应用时需外挂EEPROM用于保存程序 EEPROM大多数CPLD器件 可反复编程 不用每次上电重新下载,但相对速度慢,功耗较大,数字电路的基本组成,任何组合电路都可表示为其所有输入信号的最小项的和或者最大项的积的形式。 时序电路包含可记忆器件(触发器),其反馈信号和输入信号通过逻辑关系再决定输出信号。,PLD的逻辑符号表示方法,与门,乘积项,PROM结构,与阵列为全译码阵列,器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用于数据存储器,不适于实现逻辑函数。 EPROM和EEPROM,用PROM实现组合逻辑电路功能,实现的函数
8、为:,固定连接点 (与),编程连接点 (或),PLA结构,PLA的内部结构在简单PLD中有最高的灵活性,两个阵列均可编程。,PAL结构,与阵列可编程使输入项增多,或阵列固定使器件简化。 或阵列固定明显影响了器件编程的灵活性,AnBnCn,AnBn,AnCn,BnCn,用PAL实现全加器,GAL结构,GAL器件与PAL器件的区别在于用可编程的输出逻辑宏单元(OLMC)代替固定的或阵列。可以实现时序电路。,逻辑宏单元,OLMC,GAL器件的OLMC Output Logic Macro Cell,每个OLMC包含或阵列中的一个或门 组成: 异或门:控制输出信号的极性 D触发器:适合设计时序电路 4
9、个多路选择器,输出使能选择,反馈信号选择,或门控制选择,输出选择,2.2 复杂可编程逻辑器件(CPLD) (基于乘积项的可编程逻辑阵列),CPLD大都采用各种分区阵列结构,每个区域内部相当于一个小规模的PLD,各区域之间通过可编程全局互连总线连接,构成较大规模的CPLD器件。,1MAX7000系列器件的基本结构,MAX7000系列器件主要由216个逻辑阵列块LAB(Logic Array Block)、216个I/O控制模块和一个可编程互连阵列PIA(Programmable Interconnect Array)三部分构成。,2MAX7000系列器件的逻辑宏单元结构,MAX7000系列器件中
10、的逻辑宏单元是器件实现逻辑功能的主体,它主要由逻辑阵列、乘积项选择矩阵和可编程寄存器三个功能块组成,每一个宏单元可以被单独地配置为时序逻辑或组合逻辑工作方式。,2MAX7000系列器件逻辑宏单元结构(续1),逻辑阵列功能模块 每个LAB有16个共享扩展项,每一个共享乘积项可以被LAB内任何一个或全部宏单元使用和共享,以便实现复杂的逻辑函数。,2MAX7000系列器件逻辑宏单元结构(续2),逻辑阵列功能模块 除共享乘积项外可使用并联扩展乘积项实现复杂逻辑函数。此时,最多允许20个乘积项直接传送到逻辑宏单元的“或”逻辑中,其中5个乘积项是由宏单元本身提供的,15个并联扩展项是从同一个LAB中相邻宏
11、单元借用的。,2MAX7000系列器件逻辑宏单元结构(续3),乘积项选择矩阵功能模块 该模块接收来自逻辑阵列传送给本逻辑宏单元的各个乘积项,经过选择后,一部分经或门形成组合逻辑函数的输出;一部分作为控制信号,传送到可编程寄存器功能块,作为寄存器的置位、复位、时钟和时钟使能信号。 可编程寄存器功能模块 由可编程配置寄存器和时钟选择多路选择器、快速输入选择多路选择器、复位选择多路选择器、寄存器旁路选择多路选择器等组成,对寄存器的工作方式进行灵活配置。,3MAX7000系列器件的I/O控制模块,IO控制块允许每个IO引脚单独被配置为输入、输出或双向工作方式。所有IO引脚都有一个三态缓冲器,三态缓冲器
12、的使能控制信号来自一个4选1多路选择器,通过它可以选择使用两个全局的输出使能信号之一,或者是地(GND)电平,或者是电源(VCC)电平作为三态缓冲器的使能信号。,4MAX7000系列器件的PIA,器件上的所有的LAB是通过在可编程互连阵列(PIA)上布线,以相互连接构成所需的逻辑。PIA这个全局总线是一种可编程的通道,它可以把器件中任何信号源连接到任何一个目的地。器件中的所有专用输入、I/O引脚和逻辑宏单元输出都连接到PIA,而由PIA将这些信号传送到器件的各个地方。只有每个LAB各自需要的信号才布置从PIA到LAB的连线。,2.3 现场可编程门阵列(FPGA),2.3.1 FPGA的基本工作
13、原理 (基于查找表法的SRAM原理),查找表的基本原理,N个输入的逻辑函数需要2的N次方的容量的SRAM来实现,一般多个输入的查找表采用多个逻辑块级连的方式,查找表的基本原理,N个输入的逻辑函数需要2的N次方的容量的SRAM来实现,一般多于输入的查找表采用多个逻辑块级连的方式,2.3.2 FLEX10K系列器件的基本结构,FLEX10K系列器件是工业界第一个嵌入式PLD系列器件,它采用了SARM制造工艺和灵活逻辑单元阵列FLEX(Flexible Logic Element Matrix)结构。,2.3.2 FLEX10K系列器件的基本结构(续1),1逻辑阵列块LAB,每个逻辑阵列块LAB由8
14、个相邻的逻辑单元LE,以及与相邻的LAB相连的进位链和级联链、LAB控制信号、LAB局部互连通道等组成。,2.3.2 FLEX10K系列器件的基本结构(续2),2逻辑单元LE,每个LE包含一个能快速产生4变量的任意逻辑函数输出的4输入查找表LUT,以及一个带同步使能的可编程触发器、与相邻LE相连的进位链和级联链。,2.3.2 FLEX10K系列器件的基本结构(续3),2逻辑单元LE,FLEX10K系列器件结构中提供了两条专用高速数据通道,用于连接相邻的LE,并且不占用局部互连通道,这就是进位链和级联链。,2.3.2 FLEX10K系列器件的基本结构(续4),3嵌入式阵列块EAB,FLEX10K
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 大规模 可编程 逻辑 器件 教学 课件 PPT
链接地址:https://www.31doc.com/p-3830055.html