基于NOR的非易失性存储器的设计 毕业设计论文.doc
《基于NOR的非易失性存储器的设计 毕业设计论文.doc》由会员分享,可在线阅读,更多相关《基于NOR的非易失性存储器的设计 毕业设计论文.doc(21页珍藏版)》请在三一文库上搜索。
1、 摘 要基于浮栅概念的闪存由于其小的单元尺寸和良好的工作性能已经成为最通用的非易失性存储器。本文着重介绍了基于NOR的非易失性存储器的设计,分析了基于NOR的非易失存储器的工作原理和应用前景;设计了一个64位的该寄存器的电路图和版图;通过对版图和电路图DRC和LVS的验证,最终得出了正确的版图和电路图。本文还阐述了关于版图设计方面的相关知识。关键词:存储器;非易失性;NOR;版图设计;DRCAbstractThe flash based on the concept of the floating gate has become the most general nonvolatile mem
2、ory because of its small unit size and good working performance. This paper mainly introduced the design of nonvolatile memory based on NOR gate. The working principles and application prospects of the nonvolatile memory based on NOR gate have been detailed analyzed. The schematic and layout of the
3、64-bit circuit has been designed, which pass through the DRC and LVS, thus verifies the correct designing. This paper also introduces some relevant knowledge about layout design.Keywords: Memory; Non-volatile; NOR; Layout design; DRC目 录第1章 绪论11.1 半导体存储器11.1.1 动态随机存储器(DRAM)11.1.2 静态随机存取存储器(SRAM)21.2
4、非易失性存储器(NVW)31.2.1铁电存储器(FeRAM)31.2.2磁性随机存储器(MRAM)41.3 浮栅场效应管5第2章 基于NOR非易失存储器电路设计7第3章 基于NOR的非易失存储器版图设计93.1 版图设计流程93.2 版图设计规则93.2.1 线宽规则103.2.2 间距规则103.2.3 交叠规则113.2.4 延伸规则113.2.5 天线效应123.3 版图验证123.3.1 DRC(Design Rule Check)设计规则检查133.3.2 LVS(Layout Versus Schematic)版图和电路图一致性检查133.4 基于NOR的非易失版图实现133.4.
5、1 8位8位非易失存储器电路图133.4.2 8位8位非易失存储器版图143.4.3 DRC检测15第4章 结论17参考文献18致谢191818第1章 绪论半导体存储器以其容量大、体积小、功耗低、存取速度快、使用寿命长等特点,已广泛应用于数字系统。1.1 半导体存储器半导体存储器(Semi-conductor memory) 是一种以半导体电路作为存储媒体的存储器,内存储器就是由称为存储器芯片的半导体集成电路组成。按其功能可分为:随机存取存储器(简称RAM)和只读存储器(只读ROM)。RAM包括DRAM(动态随机存取存储器)和SRAM(静态随机存取存储器),当关机或断电时,其中的信息都会随之丢
6、失。DRAM主要用于主存(内存的主体部分),SRAM主要用于高速缓存存储器。 ROM 主要用于BIOS存储器。 按其制造工艺可分为:双极晶体管存储器和MOS晶体管存储器。 按其存储原理可分为:静态和动态两种。 半导体存储器的技术指标主要有: 1. 存储容量:存储单元个数M每单元位数N 2. 存取时间:从启动读(写)操作到操作完成的时间 3. 存取周期:两次独立的存储器操作所需间隔的最小时间 4. 平均故障间隔时间MTBF(可靠性) 5. 功耗:动态功耗、静态功耗1.1.1 动态随机存储器(DRAM)DRAM(Dynamic Random Access Memory),即动态随机存取存储器最为常
7、见的系统内存。DRAM 只能将数据保持很短的时间。为了保持数据,DRAM使用电容存储,所以 必须隔一段时间刷新(refresh)一次,如果存储单元没有被刷新,存储的信息就会丢失。(关机就会丢失数据)。图1-1所示为动态RAM的工作原理。动态RAM也是由许多基本存储元按照行和列来组成的。 图1-1 3管动态RAM的基本存储电路在这个电路中,读选择线和写选择线是分开的,读数据线和写数据线也是分开的。 写操作时,写选择线为1,所以Q1导通,要写入的数据通过Q1送到Q2的栅极,并通过栅极电容在一定时间内保持信息。让我们看一下动态效果 读操作时,先通过公用的预充电管Q4使读数据线上的分布电容CD充电,当
8、读选择线为高电平有效时,Q3处于可导通的状态。若原来存有1,则Q2导通,读数据线的分布电容CD通过Q3、Q2放电,此时读得的信息为0,正好和原存信息相反;若原存信息为0,则Q3尽管具备导通条件,但因为Q2截止,所以,CD上的电压保持不变,因而,读得的信息为1。可见,对这样的存储电路,读得的信息和原来存入的信息正好相反,所以要通过读出放大器进行反相在送往 数据总线。1.1.2 静态随机存取存储器(SRAM)SRAM不需要刷新电路即能保存它内部存储的数据。而DRAM(Dynamic Random Access Memory)每隔一段时间,要刷新充电一次,否则内部的数据即会消失,因此SRAM具有较高
9、的性能,但是SRAM也有它的缺点,即它的集成度较低,相同容量的DRAM内存可以设计为较小的体积,但是SRAM却需要很大的体积,且功耗较大。所以在主板上SRAM存储器要占用一部分面积。主要规格:一种是置于CPU与主存间的高速缓存,它有两种规格:一种是固定在主板上的高速缓存(Cache Memory );另一种是插在卡槽上的COAST(Cache On A Stick)扩充用的高速缓存,另外在CMOS芯片1468l8的电路里,它的内部也有较小容量的128字节SRAM,存储我们所设置的配置数据。还有为了加速CPU内部数据的传送,自80486CPU起,在CPU的内部也设计有高速缓存,故在Pentium
10、 CPU就有所谓的L1 Cache(一级高速缓存)和L2Cache(二级高速缓存)的名词,一般L1 Cache是内建在CPU的内部,L2 Cache是设计在CPU的外部,但是Pentium Pro把L1和L2 Cache同时设计在CPU的内部,故Pentium Pro的体积较大。Pentium II又把L2 Cache移至CPU内核之外的黑盒子里。SRAM显然速度快,不需要刷新的操作,但是也有另外的缺点,就是价格高,体积大,所以在主板上还不能作为用量较大的主存。1.2 非易失性存储器(NVW)随着集成电路的高速发展,MOS电路地位越来越重要,MOS的存储结构在电路中广泛应用。但MOS存储结构(
11、如DRAM和SRAM)存在很明显的缺点,就是掉电后所存储的数据会丢失。为了克服这个问题,人们设计出多种非易失且可编程的(除掩模型ROM外)存储器。最近基于浮栅概念的闪存由于其小的单元尺寸和良好的工作性能已经成为最通用的非易失存储器。1.2.1铁电存储器(FeRAM) 铁电存储器是一种在断电时不会丢失内容的非易失存储器,具有高速、高密度、低功耗和抗辐射等优点。当前应用于存储器的铁电材料主要有钙钛矿结构系列,包括PbZr1-xTixO3,SrBi2Ti2O9和Bi4-xLaxTi3O12等。铁电存储器的存储原理是基于铁电材料的高介电常数和铁电极化特性,按工作模式可以分为破坏性读出(DRO)和非破坏
12、性读出(NDRO)。DRO模式是利用铁电薄膜的电容效应,以铁电薄膜电容取代常规的存储电荷的电容,利用铁电薄膜的极化反转来实现数据的写入与读取。铁电随机存取存储器(FeRAM)就是基于DRO工作模式。这种破坏性的读出后需重新写入数据,所以FeRAM在信息读取过程中伴随着大量的擦除/重写的操作。随着不断地极化反转,此类FeRAM会发生疲劳失效等可靠性问题。目前,市场上的铁电存储器全部都是采用这种工作模式。NDRO模式存储器以铁电薄膜来替代MOSFET中的栅极二氧化硅层,通过栅极极化状态(Pr)实现对来自源漏电流的调制,使它明显增大或减小,根据源漏电流的相对大小即可读出所存储的信息,而无需使栅极的极
13、化状态反转,因此它的读出方式是非破坏性的。基于NDRO工作模式的铁电场效应晶体管(FFET)是一种比较理想的存储方式。但迄今为止,这种铁电存储器尚处于实验室研究阶段,还不能达到实用程度。1.2.2磁性随机存储器(MRAM) 从原理上讲,MRAM的设计是非常诱人的,它通过控制铁磁体中的电子旋转方向来达到改变读取电流大小的目的,从而使其具备二进制数据存储能力。理论上来说,铁磁体是永久不会失效的,因此它的写入次数也是无限的。在MRAM发展初期所使用的磁阻元件是被称为巨磁阻(GMR)的结构,此结构由上下两层磁性材料,中间夹着一层非磁性材料的金属层所组成。由于GMR元件需较大电流成为无法突破的难点,因此
14、无法达到高密度存储器的要求。与GMR不同的另一种结构是磁性隧道结 (MTJ),如图1-2所示。MTJ与GMR元件的最大差异是隔开两层磁性材料的是绝缘层而非金属层。MTJ元件是由磁场调制上下两层磁性层的磁化方向成为平行或反平行来建立两个稳定状态,在反平行状态时通过此元件的电子会受到比较大的干扰,因此反映出较高的阻值;而在平行状态时电子受到的干扰较小得到相对低的阻值。MTJ元件通过内部金属导线所产生的磁场强度来改变不同的阻值状态,并以此记录“0”与“1”的信号。 图1-2 MTJ元件结构示意图MRAM当前面临的主要技术挑战就是磁致电阻太过微弱,两个状态之间的电阻只有30%40%的差异,读写过程要识
15、别出这种差异的话,还有一定的难度。不过,NVE公司于2003年11月宣布,其工程师研制成功迄今为止最高的自旋穿隧结磁阻(SDT)。该公司采用独特材料,室温下在两个稳定状态之间使穿隧磁阻变化超过70%。1.3 浮栅场效应管非易失存储器就是利用基于浮栅结构的闪存器。闪存(Flash)技术利用的场效应管就是浮栅场效应管FLASH技术是采用特殊的浮栅场效应管作为存储单元。这种场效应管的结构与普通场管有很大区别。它具有两个栅极,一个如普通场管栅极一样,用导线引出,称为“选择栅”;另一个则处于二氧化硅的包围之中不与任何部分相连,这个不与任何部分相连的栅极称为“浮栅”。通常情况下,浮栅不带电荷,则场效应管处
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于NOR的非易失性存储器的设计 毕业设计论文 基于 NOR 非易失性存储器 设计 毕业设计 论文
链接地址:https://www.31doc.com/p-3920734.html