公务员-计算机类《计算机组成原理》复习资料.pdf
《公务员-计算机类《计算机组成原理》复习资料.pdf》由会员分享,可在线阅读,更多相关《公务员-计算机类《计算机组成原理》复习资料.pdf(27页珍藏版)》请在三一文库上搜索。
1、1 计算机组成原理复习资料 黄钦胜 编 “计算机组成原理”是计算机科学与技术专业的一门主干课程,必修。从课程的地位来 说,它在先导课程 “数字逻辑”、“数字电路”和后续课程“操作系统”、“系统结 构”等之间起着承上启下和继往开来的作用。 一. 本课程的学习目的: 1.通过本课程的学习,掌握计算机硬件系统各部分的组成及工作原理。 2.掌握由各部件组成整机的工作原理,从而较好地建立起计算机的整机概念。所谓整机概 念,简单地说,就是在脑子里有一台运转起来的计算机。它包括运转起来的计算机各部分组成 整机的方法及执行指令过程各部件的相互联系空间概念和各部件在时间上的密切配合,协 调工作时间概念。 3.掌
2、握计算机系统硬件分析,设计和调试的技能。这主要是通过原理课的实验和课程设计 达到这一学习目的,建议尽可能安排实验环节及课程设计。 二. 本课程的学习内容: 1.中央处理器的组成原理。 主要的内容是运算方法和运算器、控制器、指令系统和系统总线。 2.存储器的组织及输入输出组织。 主要的内容是高速缓冲存储器Cache 、主存储器、外存储器和由它们组成的多级存储系 统;常用的输入 /输出设备和输入 /输出系统。 三.本课程的特点: 1.具有要求的基础较高,知识面广和承上启下的特点。 2.具有概念多、难度大的特点。 根据以上的特点,要求在学习计算机组成原理课前必须要有较扎实的数字逻辑和数字 电路的知识
3、,学习本课程必须弄清原理,按质完成一定量的习题,要在理解的基础上记住有关 的原理、概念和术语。通过不断的学习、复习,有意识有目的地围绕“整机概念”这一最大的 难点主动地学习,有条件者可结合计算机系统的监控程序分析、学习,效果会更好,只要努 力,我们学习计算机组成原理课程的目的就一定能达到。 四. 主要参考文献: 1.黄钦胜 朱娟,计算机组成原理,电子工业出版社,2003年。 2.黄钦胜等编著,计算机组成原理习题与题解,电子工业出版社,2004年。 第1章计算机系统概论 本章的学习目的: 初步了解计算机系统的组成和计算机的工作过程,掌握常用的概念、名 词术语,为以后各章的学习打下基础。 本章要掌
4、握的主要内容: 1. 电子计算机的分类,电子数字计算机的特点。 2 2. 计算机与人们的生活息息相关,了解计算机有哪些主要的应用。 3. 计算机系统是由硬件和软件两大部分组成的,硬件是物资基础,软件是解题的灵魂。弄 清硬件和软件的概念。 4. 计算机硬件系统所包含的主要部分,各部分的功能及其组成框图。 5. 计算机的工作过程,主要是执行指令的过程。而指令周期包括取出指令、解释指令和执 行指令两个阶段。 6. 计算机发展所经历的五代,前四代分代的主要标志是以所使用的主要逻辑元件来划分 的,第五代计算机以知识推理,人工智能为主要标志。 7. 当前计算机组织结构发展的趋势。 8. 冯努依曼计算机的设
5、计思想是采用二进制表示各种信息以及存储程序和程序控制。存 储程序的概念是将解题程序(连同必须的原始数据)预先存入存储器;程序控制是指控制器依 据所存储的程序控制全机自动、协调地完成解题任务。存储程序和程序控制统称为存储程序控 制。 9. 控制器和运算器合称为中央处理器 CPU ,当前 CPU 芯片还集成有存储管理部件、Cache 等;CPU 和内存储器合称为 计算机主机 。 10. 指令字和数据均以二进制代码的形式存入存储器,计算机是如何区分出指令和数据 的。 11.计算机系统的主要性能指标包括哪些? 12.计算机的运算速度是指它每秒钟执行指令的条数。单位是MIPS (百万条指令每秒) n i
6、 ii m tf V 1 1 式中,n指令的种类 fi 第i种指令在程序中出现的频度( %) ti 第i 种指令的指令周期 13.计算机系统按功能划分,通常为五级的层次结构,每一级都可进行程序设计。 14.机器功能的软硬件划分取决于价格、速度、可靠性、存储容量和变更周期等。 15.软件和硬件在逻辑功能上是等效的。合理分配软硬件的功能是计算机总体结构的重要 内容。 16.固件是具有软件功能的硬件,它是介于传统软硬件之间的实体。从功能上说类似于软 件,就其形态说类似硬件。 17.本章主要的术语及概念: 运算器、控制器、中央处理器CPU 、主机、存储器、 I/O 接口(适配器)、 I/O 设备、总
7、线、存储程序、程序控制、硬件、软件、固件、运算速度、存储容量、单元地址、存储单元、 程序、指令。 第2章运算方法和运算器 本章的学习目的: 弄清数据与文字在计算机中的表示法,定点加、减、乘、除运算的算 法,浮点数的表示法及运算方法,逻辑运算的实现,定点、浮点运算器的组成及工作原理。 本章要掌握的主要内容: 1. 进位计数制及不同计数制(十、二、八、十六)之间数的转换方法。 3 进位计数制有两个要素,一是基数R,二是位权 R i 。R是指计数制中所用到的数码个数, 如十进制为 09共十个数字符号; R i是指R进制数中数位的固定倍数。 不同数制之间数的转换依据:若两个有理数相等,则这两个数的整数
8、部分与小数部分一定 分别相等。 2.计算机广泛使用二进制的原因是由于其只有二个数字符号,便于物理的实现,运算规则 最简单,节省元件,可作为逻辑设计的便利工具,可靠性高。 3.计算机中表示的二进制位数 B和人们习惯的十进制数 D之间的位数关系: B = 3.32 D 可见,一位十进制数要用 3.32 位二进制数表示,这应与二进制编码的十进制数(BCD码) 区分开来。 4.数值数据在计算机中有定点表示和浮点表示两种数据格式。 5.定点表示法的表数范围、精度及其特点。 6.浮点表示这一部分的内容是一个难点,应真正弄懂。 (1).浮点数的构成: N=R EM 上式R是基数,通常 R=2(也有 R=8或
9、R=16),对于同一台计算机,R是固定不变的,因 此,计算机表示浮点数时只需表示指数(称为阶)E和尾数M。E包括阶符(指明指数的正负) 和阶码(整数),用于指明小数点的实际位置。M为尾数,包括数符和尾数, M表示了数的精 度和正负。它在机器中的表示如下: ES E1 E2 EmMS M1 M2 Mn |阶符| 阶码 | 数符| 尾数 | 形式小数点 所表示的浮点数,其形式小数点的位置在 Ms之后。由于整个数的小数点位置还应由阶来决 定,即当 E为正阶时,表明实际小数点的实际位置应右移;当E为负阶时,表明实际小数点的位 置应左移。由于所表示的尾数部分,其最大的绝对值约等于1,因此,所能表示的最大
10、数是由 阶码的位数来确定,而表示数的精度应由尾数的位数n决定。 (2).规格化浮点数是尾数的最高位为 非零数值的浮点数。 表示为 0.5 |M|0,即Ex Ey,应将My 右移,每右移一位,E-1,直至E=0为止; 若E0,即Ex Ey ,应将Mx 右移,每右移一位,E+1,直至E=0为止。 (2)取大阶Max (Ex ,Ey) 暂作结果的阶,将对阶后的尾数按指令要求相加或相减。 (3)将运算结果规格化 (以双符号补码为例) A.右规条件:运算结果两个尾符 S0S0状态不同,即 : 9 1 00 SSNR 右规的操作是尾数右移,阶码加 1; B.左规条件:结果非零(即 R0)而且为正数,尾数最
11、高位 M1 =0;或结果为负数,尾 数最高位 M1=1,即: 100100 0MSSRMSSNL 左规的操作是尾数每左移一位,阶码减 1。 (4)舍入处理 当尾数右移时,为减少误差,需进行舍入处理。常用的舍入法有“0舍1入法”和“恒置 1法”。 (5)最后检测结果是否溢出。 浮点数的溢出是指运算结果的阶大于机器所能表示的最大正阶。若溢出,转中断处理或 停机。 38.浮点乘法运算的步骤 (1)阶码相加,尾数相乘; (2)结果规格化; (3)通常对乘积低位部分进行舍入处理,取尾数乘积的高位部分; (4)判溢出。 39.浮点除法运算的步骤: (1)阶码相减,尾数相除; (2)结果规格化; (3)判溢
12、出; 40.浮点运算器的结构及浮点四则运算的实现。 41.浮点运算流水线: (1)线性流水线时钟周期的确定 : = Max (i) +l =m +l (2)K级线性流水线的加速比: Ck = k l T T =k nk kn )1( (3)实例见 P102 【例2.37】 42.本章主要的术语、概念。 进位计数制、码制、规格化浮点数、左规、右规、舍入、溢出、机器数、真值、原码、反 码、补码、移码、求补、ASCII码、汉字内码、数据校验码、变形补码、数据通路、先行进 位、浮点运算流水线、加速比。 第3章存储系统 本章的学习目的 :弄清半导体存储元件的存储机理,由半导体存储器芯片组成主存的工作 原
13、理,高速缓冲存储器、多模块交叉并行存储系统和虚拟存储器的工作原理,存储系统的层次 结构。 本章要掌握的基本内容: 10 1.存储器的分类,主要掌握按存取方式分类和按在计算机系统中的作用分类。 2.存储系统的设计目标:在一定的成本下,获得尽可能大的存储容量,尽可能高的存取速 度以及可靠性等。 3存储系统的分级结构( P109 图3.1) (1)高速缓冲存储器 在计算机系统中用于存放最活跃的程序和数据的高速小容量存储器。 (2)主存储器 用于存放计算机运行期间的大量程序和数据的半导体存储器。 内存储器(简称内存)包括主存储器和高速缓冲存储器,是CPU 能直接访问的存储器。 (3)外存储器(辅助存储
14、器) 存放当前暂不参与运行的程序和数据,需要时再与主存成批交换信息的存储器。例如磁表 面存储器(磁盘、磁带)、光盘存储器。 4.主存储器的技术指标 (1)存储容量 主存存储单元的总数,通常用字数或字节数表示。按字节编址的主存,存储容量的单位可 用KB、MB、GB、TB等单位表示: 1KB=2 10 B, 1MB=220 B,1GB=2 30 B, 1TB=2 40B (2)存储周期 Tmc 两次读/写操作之间所需的最短间隔时间。 Tmc 的单位是ns( 纳秒),1ns=10 -9 s。 当前半导体存储器的 Tmc 已小于10ns 。 值得指出的是存取时间 TA ,是指存储器从接收到读出或写入的
15、命令起到完成读数或写数操 作所需的时间。通常 TA Tmc 5.MOS静态存储元的组成及其存储二进制数的机理用双稳态触发器的两个稳定状态表示 1和0。 6.存储器芯片内部电路由存储体及相应的外围电路组成。存储体是由存储元件按行列排列 而成,外围电路则是存储体的地址译码驱动,读写电路和内部时序电路等。 7.冯?努依曼计算机的工作方式基本特点之一是按给定的地址访问存储器。地址译码通常用 双译码的结构(参见 P119 图3.9)。即由 x地址译码选中的行和由 y地址译码选中的列之交点的 存储元即为被选存储元。 8.主存储器与CPU的连接,包括地址线、数据线和控制线的连接。 根据存储器容量的要求,可将
16、若干存储器芯片按位、字、或字位进行扩展,如课本P136 图 3.25和图3.26 所示。 所需某种规格存储器芯片数 N的计算如下: 单元芯片位数 存储器字长 芯片容量 存储器容量 / N 存储器组成实例详见 P137 的【例3.1】,例中给出 4 种规格的 RAM芯片供选择,选片的原 则是能用容量大的芯片尽量用大的,这样的好处是可减少芯片数量并使片选的译码线路简单; 另外,存储空间的地址范围最好写成十六进制数,以易于从高位地址的译码确定片选信号的连 接。例子中的 8KB ROM 的地址空间是十六进制数的 0000H3FFFH,该地址的特征是高 2位地址 A15A14=00,其余13位地址为0或
17、1(任意),可用 3 ? 8译码器的输出 y0和y1作为两个8KB EPROM 11 的片选信号, EPROM 只需片选信号有效即可读出,不需读写控制信号。地址空间低端的4KB RAM 的片选信号可作如下考虑:由于4KB容量的芯片需要 12位地址作为片内地址,即A11 A0,此4KB是低端的存储空间,即 A15A120100 ,用y2和A120 ,将y2和A12经反相作为“与 非门”的输入,“与非门”的输出可得此4KB RAM 的片选信号。 y3 和y4作为两个 8KB SRAM 的片选信号。 9.弄清存储器的读周期、写周期与存取时间的区别,参见P135 图3.23 。 10.四管、单管动态存
18、储元的存储机理用电容存储电荷的多少表示1和0。 特别应注意到四管动态存储元的读出过程就是刷新(补充电荷)的过程;单管动态存储元 读1后,该存储元的状态变为 0,称为破坏性读出,需要读后重写。 11.动态存储器的刷新、刷新周期以及三种基本的刷新方式及其特点。 12.双极型存储元的工作机理及其特点。 13.半导体只读存储器的分类: (1)掩膜式只读存储器( MROM) 是由制造厂家把信息 写入 ,用户不能修改的存储器片。 (2)(一次性)可编程的只读存储器( PROM) 信息由用户编程写入,但不能 擦除 再写的存储器片。 (3)光可擦可编程的只读存储器( EPROM) 写入信息后可用紫外光擦除,再
19、编程写入的只读存储器。 (4)闪速存储器 (Flash Memory) 的工作原理及其工作模式 闪速存储器是一种快速电擦除、可改写型的存储器。 14.解决主存与CPU速度不匹配的主要途径: (1)在CPU内部设置多个通用寄存器或加长存储器的字长; (2)采用并行操作的存储器;例如双端口、相联存储器和多模块交叉存储器。 (3)在CPU和主存之间插入高速缓冲存储器( Cache ); 15.双端口存储器是指同一个存储器具有两组相互独立的读写控制电路。当对两个不同地址 的存储单元进行读 /写,则可同时进行,这就提高了存储器的工作速度;当两个端口同时要对同 一存储单元读 /写时发生冲突,此时可由判断逻
20、辑决定对一优先端口读/写,而延迟对另一端口 的读/写。双端口存储器是用硬件的冗余取得高带宽。在奔腾机中用作数据Cache 。 16.多模块交叉存储器 多模块交叉存储器的基本原理是:把M=2n 个容量为 L个存储单元的存储器模块进行交叉编 址,使通常按地址自然递增访问存储器的操作依次发生在不同的存储模块中,由于每个存储模 块都有自己的读 /写电路和地址寄存器、数据缓冲寄存器,就能对不同存储模块同时访问,达到 提高存储器工作速度的目的。 多模块交叉存储器的并行操作关键在于各存储模块的交叉编址。设有M个存储器模块,存 储模块编号为 J(J = 0,1,2,, , (M-1)),每个存储模块容量为 L
21、个存储单元,单个模块的单 元顺 序 号 为i(i = 0,1,2,, , (L-1))。则Mj 模块的编址模式为: jimA j M 例如M=4,则用模4交叉编址 12 模块号地址编址序列最末二位地址状态 M0 0,4,8, , ( 4i+0), , 4(L-1)+0 00 M1 1 , 5,9, , ( 4i+1), ,4(L-1)+1 01 M2 2,6,10, , ( 4i+2), , 4(L-1)+2 10 M3 3 , 7,11, , ( 4i+3), , 4(L-1)+3 11 在理想的情况下,每 M Tmc (Tmc 存储周期)可读 /写一次。 影响多模块交叉主存系统实际效率的因
22、素其一是工程实现方面的问题,即并行交叉程度越 高,会增加延迟时间;其二是系统的效率问题,即程序转移的非顺序性和数据的顺序性差,都 造成多模块主存系统效率的下降。例CDC 6600机,M=32,实际效率为 10字/Tmc ,是理想效 率的1/3 还不够。 多模块交叉主存系统是以硬件的冗余和交叉编址技术换取高带宽。 17.相联存储器 是按内容寻址的存储器,即用某项内容(关键字)作为地址来存取的存储器。 相联存储器的组成框图见 P144图3.33。 相联存储器主要用于存放 Cache 的行标志,虚拟存储器的分段表、页表和快表。 18.高速缓冲存储器 (Cache) Cache 是介于CPU与主存之间
23、,用于存放当前最活跃的程序块和数据的高速小容量存储器。 Cache 实现的理论基础是 CPU运行程序的局部性原理,即指 CPU执行的程序所使用的存储单 元是相对集中或小批簇聚于相邻单元中。 Cache 的命中率H是指CPU在Cache 中访问到的次数 n1与总的访问次数 n之比。 %100 1 n n H 不命中率(脱耙率):( 1- H) 在有Cache 的主存系统中, CPU访问存储器的平均周期: T A =HTcc +(1-H)T mc 上式中:Tcc Cache 的存储周期 Tmc主存的存储周期 访问效率: e = A cc T T CPU与Cache 、主存的存储层次见 P145 图
24、3.34 。 19.主存与Cache 的地址映射方式有三种:全相联映射、直接映射和组相联映射;这三种映 射方式 Cache 的检索过程; Cache 常采用的替换策略是近期最少使用(LRU)算法; Cache 的写操 作策略:写回法、全写法。 20. 虚拟存储器 用户想象中的具有机器地址字所限定的存储空间的内存储器,是指“主存-辅存”的存储层 次,它使计算机系统具有外存的容量,接近于主存的速度和外存的位成本。 通常,虚存空间大于实存空间是虚拟存储系统的基本特征,虚存空间是由辅存(如磁盘) 13 支持的。 21.磁表面存储器的特点 22.磁性材料的记忆原理是利用磁表面不同的剩磁状态记录二进制信息
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机组成原理 公务员 计算机 组成 原理 复习资料
链接地址:https://www.31doc.com/p-4992973.html