《山东大学数字电子技术期末试卷及答案..pdf》由会员分享,可在线阅读,更多相关《山东大学数字电子技术期末试卷及答案..pdf(32页珍藏版)》请在三一文库上搜索。
1、试卷 A 一、选择题(从每小题的四个备选答案中,选出一个正确答案,并将其号码填在括号内, 每小题 2 分,共 20 分) 1.将十进制数(18)10 转换成八进制数是 20 22 21 23 2. 三变量函数 BCACBAF, 的最小项表示中不含下列哪项 m2 m5 m3 m7 3.一片 64k 8 存储容量的只读存储器(ROM ) ,有 64 条地址线和8 条数据线 64 条地址线和16 条数据线 16 条地址线和8 条数据线 16 条地址线和16 条数据线 4.下列关于TTL 与非门的输出电阻描述中,正确的是 门开态时输出电阻比关态时大两种状态都是无穷大输出电阻 门关态时输出电阻比开态时大
2、两种状态都没有输出电阻 5.以下各种ADC 中,转换速度最慢的是 并联比较型逐次逼进型 双积分型以上各型速度相同 6. 关于 PAL 器件与或阵列说法正确的是 只有与阵列可编程 都是可编程的 只有或阵列可编程 都是不可编程的 7. 当三态门输出高阻状态时,输出电阻为 无穷大 约 100 欧姆 无穷小 约 10 欧姆 8.通常 DAC 中的输出端运算放大器作用是 倒相 放大 积分 求和 9. 16 个触发器构成计数器,该计数器可能的最大计数模值是 16 32 162 2 16 10.一个 64 选 1 的数据选择器有()个选择控制信号输入端。 6 16 32 64 二、填空题(把正确的内容填在题
3、后的括号内。每空1 分,共 15 分。 ) 1 已知一个四变量的逻辑函数的标准最小项表示为 13,11,9,8, 6, 4,3,2,0,mdcbaF ,那么用最小项标 准表示 F,以及F,使用最大项 标 准 表 示F, 以 及 F。 2具有典型实用意义的可编程逻辑器件包括,。 3为了构成4K16bit 的 RAM ,需要块 1K8bit 的 RAM ,地址线的 高位作为地址译码的输入,地址译码使用的是译码器。 4 在 AD 的量化中, 最小量化单位为, 如果使用四舍五入法,最大量化误差为, 如果使用舍去小数法,最大量化误差为。 5如果用J-K 触发器来实现T 触发器功能,则T,J,K 三者关系
4、为;如果 要用 J-K 触发器来实现D 触发器功能,则D,J,K 三者关系为。 三、 简答题(每小题5 分,共 10 分) 1用基本公式和定理证明下列等式: ABCBCACABBCAB 2给出 J-K 触发器的特征方程,状态转移真值表,状态转移图。 四、分析题( 25 分) 18 选 1 数据选择器CC4512 的逻辑功能如表4.1 所示。 试写出图4.1 所示电路输出端 F 的最简与或形式的表达式。(9 分) 表 4.1 CC4512 功能表 IS INH A2A1A0Y 0 0 0 0 0 D0 0 0 0 0 1 D1 0 0 0 1 0 D2 0 0 0 1 1 D3 0 0 1 0
5、0 D4 0 0 1 0 1 D5 0 0 1 1 0 D6 0 0 1 1 1 D7 0 0 0 1 高阻 2. 如图 4.2 电路由 CMOS 传输门构成。试写出输出端的逻辑表达式。(8 分) A 0 A1 A2 D0D1D2D3D4D5D6D7 INH DIS Y CC4512 C B A 1 0 F 图4.1 D A & 1 VDD 100K 图 4.2 F1 A & 1 VDD 100K F2 B & 1 TGTGTG 3 试分析图 4.3 所示时序电路。 (8 分) (1) 该电路是同步的还是异步的? (2) 列出状态转移表和画出状态转移图,并说明电路的逻辑功能。 五、设计题(30
6、 分) 1 设计一个PLA 形式的全减器。设A 为被减数, B 为减数, C 为低位借位,差为D,向 高位的借位为CO。完成对PLA 逻辑阵列图的编程。 ( 10 分) A B C D CO 或阵列 或 阵 列 图 5.1 PLA 逻辑阵列图 2 试用 555 定时器设计一个多谐振荡器,要求输出脉冲的振荡频率为500 Hz ,占空比等 于 60,积分电容等于1000 pF。 (10 分) ( 1)画出电路连接图; ( 2)画出工作波形图; ( 3)计算 R1、R2的取值。 3 用中规模集成十六进制同步计数器74161 设计一个13 进制的计数器。要求计数器必须 包括状态0000 和 1111,
7、并且利用CO 端作 13 进制计数器的进位输出。74161 的功能表 如下,可以附加必要的门电路(10 分) 74161 功能表 输入输出 RDLD ET EP CP D0D1D2D3Q0Q1Q2Q3 0 0 0 0 0 1 0 d0d1d2d3d0d1d2d3 D0D3D2D1 CO LD RD Q0Q3Q2Q1 EP CP ET 74161 图 5.2 试卷 A_解答 一、选择题(从每小题的四个备选答案中,选出一个正确答案,并将其号码填在括号内, 每小题 2 分,共 20 分) 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 二、填空题(把正确的内容填在题后的括号内。每空1
8、分,共 15 分。 ) 1 m(2,4,6,7,9,11,12,13,15) m(1,5,7,10,12,14,15) M(1,5,7,10,12,14,15) M(0,2,3,4,6,8,9,11,13) 2 PLA, PAL, GAL, CPLD等 3 8 , 2 , 2-4 42 1 , +1 5 T=J=K, D=J= K 五、 简答题(每小题5 分,共 10 分) 1 证:右 = )CA(B)CCA(B)AA(BCCAB 左= )CA(BBCAB =右,证毕! 2 特征方程: nn1n QKQJQ (1 分) 状态转移真值表:(2 分) 状态转移图:(2 分) 1 1 1 1 计数
9、1 1 0 保持, CO =0 1 1 1 0 保持 J K 1n Q 0 0 n Q 0 1 0 1 0 1 1 1 n Q 00 01 J=1,K= J=,K=1 J= K=0 J=0 K= 四、分析题(25 分) 1 (9 分) 解:根据数据选择器的工作原理,由图可得: 分) 分) 4(DCCBCA 5(1CAB1CBA1CBADCBAF 2 ( 8 分) 解: F1=A (4 分) F2=AB (4 分) 3 ( 8 分) 解: (1)是异步的。(2 分) (2)由图可得电路得状态方程为:(6 分) 2 n 3 1n 3 1 n 2 1n 2 n 1 1n 1 QQQ QQQ CPQQ
10、 由状态方程可得状态转移表如下: 由状态转移表可画出状态转移图: 000 Q3Q2Q1 001 010 011 111 110 101 100 功能: 8 进制计数器。 五、设计题(30 分) 1 (10 分) 解:由题意可得真值表为:(3 分) CP 3 Q 2 Q 1 Q 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 卡诺图为:(3 分) 0 0 1 0 1 0 1 0 1 00 01 11 10 1 A BC D 0 0 1 1 1 0 1 0 0 00 01 11 10 1 A BC CO 编程图为:(
11、4分) A B C D CO 或阵列 或 阵 列 图 5.1 PLA 逻辑阵列图 2 (10 分) 解: (1)电路连接图如下:(4 分) VO VI 1 VI 2 555 VCO VO VCCR 2 3 5 1 6 7 8 4 VCC 0.01F R2 R1 C Vo (2)电路工作波形图如下:(3 分) A B C D CO 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 CC V 3 2 CC V 3 1 t 0 Vc t 0 Vo tw1tw2 (3)tw1=0.7(R1+R
12、2)C (3 分) tw2=0.7R2C 由题意: 500/1CR7 .0)RR(7.0 221 6.0 R2R RR CR7.0C)RR(7. 0 C)RR(7. 0 21 21 221 21 解得:R2=2R1 R1=571.4K, 则 R2=1142.9 K 3 (10 分) 解:设计电路如下图: D0D3D2D1 CO LD RD Q0Q3Q2Q1 EP CP ET 74161 0 0 1 0 1 Clk C 1 1 试题 B 一、选择题(从每小题的四个备选答案中,选出一个正确答案,并将其号码填在括号内, 每小题 2 分,共 20 分) 1. 将十进制数(3.5)10 转换成二进制数是
13、 11.11 10.11 10.01 11.10 2. 函数 BAAF 的结果是 ABBA BABA 3. 一片 2k16 存储容量的只读存储器(ROM ) ,有 个字节 2000 4000 2048 4096 4. 下列关于TTL 与非门的输出电阻描述中,正确的是 门开态时输出电阻比关态时大两种状态都是无穷大输出电阻 门关态时输出电阻比开态时大两种状态都没有输出电阻 5. 在 ADC 工作过程中,包括保持a,采样 b,编码 c,量化 d 四个过程,他们先后顺序 应该是 abcd bcda cbad badc 6. 第一种具有实用意义的可编程器件是 PAL GAL CPLD FPGA 7. 可
14、以直接现与的器件是 OC 门 I 2L 门 ECL 门 TTL 门 8. 一个时钟占空比为1:4,则一个周期内高低电平持续时间之比为 1:3 1:4 1:5 1:6 9. 一个二进制序列检测电路,当输入序列中连续输入5 位数码均为1 时,电路输出1, 则同步时序电路最简状态数为 4 5 6 7 10. 芯片 74LS04 中, LS 表示 高速 COMS 低功耗肖特基 低速肖特基 低密度高速 二、填空题(把正确的内容填在题后的括号内。每空2 分,共 30 分。 ) 1. 如图 1 所示电路, 有 2REF1REF VV 。当输入电压 1REFI Vv 时,输出电压为, 当输入电压 2REFIV
15、v 时,输出电压为。 图 1 2、对于同步计数器74161,如果输入时钟是周期方波,在正常计数时,进位输出保持 高电平的时间为个周期。 34 位 DAC 中,基准电压=10V,D3D2D1D0=1010 时对应的输出电压为。 4D 触发器的状态方程为;如果用 D 触发器来实现T 触发器功能, 则 T、 D 间的关系为;如果要用D 触发器来实现J-K 触发器功能,则D,J,K 三者关系为。 5为了构成8K32bit 的 RAM ,需要块 2K8bit 的 RAM ,地址线的高 位作为地址译码的输入。 6. PAL 由阵列,阵列和单元构成, 其中,阵列是可 编程的。 7. 要构成 17 进制计数器
16、最少需要个触发器。 8由 555 定时器构成的单稳触发器,输出脉宽TW 。 三、分析题(共30 分) 1. 已知七段数码管为共阴数码管,译码器为图2 所示,输入是09 的四位8421BCD 码 ( 0123 AAAA ) , 为了使数码管显示出相应输入,则给出译码器7 段输出( abcdefg ) 真值表,如果使用四位地址线的PROM 实现该功能,画出阵列图。(7 分) 图 2 2. 通过时序图分析如图3 电路的功能,已知输入是周期方波。( 7 分) 图 3 3.分析图 4 所示时序电路。 (8 分) (1) 该电路是同步的还是异步的? A0 A1 A2 A3 a b c d e f g 译
17、码 器 (2) 列出驱动方程,状态方程,输出方程,状态转移表和画出状态转移图。 图 4 4.给出如图 5 所示电容正反馈多谐振荡器在充电和放电阶段的等效电路图。(8 分) 图 5 四、设计题(每题10 分,共 20 分) 1. 利用一片二 -十进制译码器,接成一位全减器(即一位带借位输入的二进制减法电路), 可以附加必要的门电路(A 为被减数, B 为减数, CI 为借位输入, F 为差, CO 为借位 输出) 2设计一个同步时序电路,只有在连续两个或者两个以上时钟作用期间两个输入信号X1 和 X2一致时,输出才为1,其余情况输出为0。 试卷 B_解答 一、选择题(从每小题的四个备选答案中,选
18、出一个正确答案,并将其号码填在括号内, 每小题 2 分,共 20 分) 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 二、填空题(把正确的内容填在题后的括号内。每空2 分,共 30 分。 ) 1、VI ,VREF2 2、1 个 3、-6.25V 4、 DQ 1n , n n QTQTD , n n QKQJD 5、16,2 6、 与,或,输出反馈,或 7、 5 8、1.1RC 三、分析题(共30 分) 1、解:列出真值表: 数字a b c d e f g 0 1 1 1 1 1 1 0 1 1 1 0 0 0 0 0 2 1 1 0 1 1 0 1 3 1 1 1 1 0 0
19、1 4 0 1 1 0 0 1 1 5 1 0 1 1 0 1 1 6 0 0 1 1 1 1 1 7 1 1 1 0 0 0 0 8 1 1 1 1 1 1 1 9 1 1 1 0 0 1 1 阵列图 2、解: 电路功能是对时钟四分频,其时序图为 3、解: (1)电路是异步电路 (2)驱动方程 1K 1J 1K QQJ 1K QJ 3 3 2 n 3 n 12 1 n 21 状态方程 n 1 n 3 1n 3 n 1 n 2 n 3 1n 2 n 1 n 2 1n 1 Q.QQ CP.QQQQ CP.QQQ 输出方程 nnQ QZ 13 状态转移表 nnn QQQ123 1 1 1 2 1
20、3 nnn QQQ Z 有效态000 001 0 001 110 0 110 100 0 100 101 0 101 000 1 偏离态010 000 0 011 100 0 111 000 1 状态转移图 000 Q3Q2Q1 001 110 101 111 010 100 011 4、解: 放电回路等效充电回路等效 四 设计题 1、 解:先列功能表 A B CI F CO 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 00 11 1 1 0 1 1 0 0 0 0 0 1 1 写出 F 和 CO 的最小项表达式 ABCICIBACIBACI
21、BAABCICIBACIBACIBAF ABCICIBACIBACIBAABCICIBACIBACIBAF 画电路图: 2、 解:由于只有两个状态,所以只需要一位触发器,设S0 为 Q=0,S1 为 Q=1,列出 状态转移图: S0 S1 01/0,10/0 00/1 11/1 01/0 10/0 00/0,11/0 X1X2/Z 画出状态转移表: 1 X 2 X n Q 1n Q Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 1 0 1 1 画出卡诺图: 00 1 1 0 0 0 1 01
22、X1X2 Q 1 1 0 0 11 10 Q n+1 00 0 1 0 0 0 1 01 X1X2 Q 0 1 0 0 11 10 Z 写出状态方程和输出方程: 12121 1 XXXXXQ n 2X 1 (XZ n QX ) 2 画出电路图: 试题 C 一、选择题(从每小题的四个备选答案中,选出一个正确答案,并将其号码填在括号内, 每小题 2 分,共 20 分) 1.将十进制数(18)10 转换成八进制数是 20 22 21 23 2. 三变量函数 BCACBAF, 的最小项表示中不含下列哪项 m2 m5 m3 m7 3.一片 64k 8 存储容量的只读存储器(ROM ) ,有 64 条地址
23、线和8 条数据线 64 条地址线和16 条数据线 16 条地址线和8 条数据线 16 条地址线和16 条数据线 4.下列关于TTL 与非门的输出电阻描述中,正确的是 门开态时输出电阻比关态时大两种状态都是无穷大输出电阻 门关态时输出电阻比开态时大两种状态都没有输出电阻 5.以下各种ADC 中,转换速度最慢的是 并联比较型逐次逼进型 双积分型以上各型速度相同 6. 关于 PAL 器件与或阵列说法正确的是 只有与阵列可编程 都是可编程的 只有或阵列可编程 都是不可编程的 7. 当三态门输出高阻状态时,输出电阻为 无穷大 约 100 欧姆 无穷小 约 10 欧姆 8.通常 DAC 中的输出端运算放大
24、器作用是 倒相 放大 积分 求和 9. 16 个触发器构成计数器,该计数器可能的最大计数模值是 16 32 16 2 2 16 10.一个 64 选 1 的数据选择器有()个选择控制信号输入端。 6 16 32 64 二、填空题(把正确的内容填在题后的括号内。每空1 分,共 15 分。 ) 1 已知一个四变量的逻辑函数的标准最小项表示为 13,11,9,8, 6, 4,3,2,0,mdcbaF ,那么用最小项标 准表示F ,以及F,使用最大项 标 准 表 示F, 以 及 F 。 2具有典型实用意义的可编程逻辑器件包括,。 3为了构成4K16bit 的 RAM ,需要块 1K8bit 的 RAM
25、 ,地址线的 高位作为地址译码的输入,地址译码使用的是译码器。 4 在 AD 的量化中, 最小量化单位为, 如果使用四舍五入法,最大量化误差为, 如果使用舍去小数法,最大量化误差为。 5如果用J-K 触发器来实现T 触发器功能,则T,J,K 三者关系为;如果 要用 J-K 触发器来实现D 触发器功能,则D,J,K 三者关系为。 六、 简答题(每小题5 分,共 10 分) 1用基本公式和定理证明下列等式: ABCBCACABBCAB 2给出 J-K 触发器的特征方程,状态转移真值表,状态转移图。 七、分析题( 25 分) 18 选 1 数据选择器CC4512 的逻辑功能如表4.1 所示。 试写出
26、图4.1 所示电路输出端 F 的最简与或形式的表达式。(9 分) 表 4.1 CC4512 功能表 IS INH A2A1A0Y 0 0 0 0 0 D0 0 0 0 0 1 D1 0 0 0 1 0 D2 0 0 0 1 1 D3 0 0 1 0 0 D4 0 0 1 0 1 D5 0 0 1 1 0 D6 0 0 1 1 1 D7 0 0 0 1 高阻 2. 如图 4.2 电路由 CMOS 传输门构成。试写出输出端的逻辑表达式。(8 分) A & 1 VDD 100K 图 4.2 F1 A & 1 VDD 100K F2 B & 1 TGTGTG 4 试分析图 4.3 所示时序电路。 (8
27、 分) (1) 该电路是同步的还是异步的? (2) 列出状态转移表和画出状态转移图,并说明电路的逻辑功能。 五、设计题(30 分) 4 设计一个PLA 形式的全减器。设A 为被减数, B 为减数, C 为低位借位,差为D,向 高位的借位为CO。完成对PLA 逻辑阵列图的编程。 ( 10 分) A0 A1 A2 D0D1D2D3D4D5D6D7 INH DIS Y CC4512 C B A 1 0 F 图4.1 D A B C D CO 或阵列 或 阵 列 图 5.1 PLA 逻辑阵列图 5 试用 555 定时器设计一个多谐振荡器,要求输出脉冲的振荡频率为500 Hz ,占空比等 于 60,积分
28、电容等于1000 pF。 (10 分) ( 1)画出电路连接图; ( 2)画出工作波形图; ( 3)计算 R1、R2的取值。 6 用中规模集成十六进制同步计数器74161 设计一个13 进制的计数器。要求计数器必须 包括状态0000 和 1111,并且利用CO 端作 13 进制计数器的进位输出。74161 的功能表 如下,可以附加必要的门电路(10 分) D0D3D2D1 CO LD RD Q0Q3Q2Q1 EP CP ET 74161 图 5.2 试卷 C答案 一选择题( 18 分) 1 c 2 c 3 c 4c 5b 6 A 7 B 8 A 9B 二判断题( 10 分) 1 ( )2 (
29、)3 ( )4 ( )5( )6 ( )7 ( )8 ( ) 9 ( )10 ( ) 三计算题 解: (1) 0.3VVi 时,三极管截止,工作在截止区, 5VVo ; (2) 5VVi 时,三极管导通,工作在饱和区, VVce0V (max)o 四、分析题 1 DAY ACDABY 74161 功能表 输入输出 RDLD ET EP CP D0D1D2D3Q0Q1Q2Q3 0 0 0 0 0 1 0 d0d1d2d3d0d1d2d3 1 1 1 1 计数 1 1 0 保持, CO =0 1 1 1 0 保持 2、 (1)Qn+11=XQ2 Q n+1 2= 21Q Q Y=XQ1 2 Q (
30、2) (3)当 X=1 时,该电路为三进制计数器 五:应用题 1 解: (1)由图可以写出表达式: CBAY1 BCACABY2 ( 2)真值表如下: A B C AB AC BC CB Y2 Y1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 1 0 0 0 0 1 0 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 (3)判断逻辑功能:Y2Y1 表示输入 1的个数。 2 解: (1)输入 A、B、C 按题中设定,并设输出 ML
31、1 时,开小水泵 ML0 时,关小水泵 MS1 时,开大水泵 MS1 时,关大水泵; ( 2)根据题意列出真值表: A B C MLMS 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 1 1 1 ( 3)由真值表化简整理得到: ABCCABBCACBABM L 76327632 mmmmmmmmM L CBAABCCABCBACBACBAMS 7654176541 mmmmmmmmmmM S ( 4)令 A=A,B=B,C=C ,画出电路图: (1) “0101”“1111”“1111” (2) “0110”时复位 4、 (
32、 1)单稳态 ( 2)20mS 试题 D 选择题( 18分) 1下列说法正确的是() a.2 个 OC 结构与非门线与得到与或非门。 b.与门不能做成集电集开路输出结构 c.或门不能做成集电集开路输出结构 d.或非门不能做成集电集开路输出结构 2下列说法正确的是() a. 利用三态门电路只可单向传输 b三态门输出端有可能出现三种状态(高阻态、高电平、低电平) c.三态门是普通电路的基础上附加控制电路而构成。 d.利用三态门电路可实现双向传输 3TTL 反相器输入为低电平时其静态输入电流约为() a 100mA b 5mA c 1mA d 500mA 4下列等式不正确的是() a.ABC= A+
33、 B +C b. (A+B)(A+C) =A+BC c. A( BA)=A+ B d. AB+ AC+BC=AB+ AC 5下列等式正确的是() a.A+AB+B=A +B b. AB+ A B =A+ B c.A( AB )=A+ Bd. A CBA = B C 6下列描述不正确的是() aD 触发器具有两个有效状态,当Q=0 时触发器处于0 态 b移位寄存器除具有数据寄存功能外还可构成计数器 c主从 JK 触发器的主触发器具有一次翻转性 d边沿触发器具有前沿触发和后沿触发两种方式,能有效克服同步触发器的空翻现象 7电路如下图(图中为下降沿Jk 触发器),触发器当前状态Q3 Q2 Q1为“
34、110” ,请问时钟 作用下,触发器下一状态为() 图 1 a “101”b “ 010”c “110”d “111” 8、下列描述不正确的是() a译码器、数据选择器、EPROM 均可用于实现组合逻辑函数。 b寄存器、存储器均可用于存储数据。 c将移位寄存器首尾相连可构成环形计数器 d上面描述至少有一个不正确 9下列描述不正确的是() aEEPROM 具有数据长期保存的功能且比EPROM 在数据改写上更方便 b右图所示为由555 定时器接成的多谐振荡器 cDAC的含义是数 - 模转换、 ADC的含义是模数转换 d上面描述至少有一个不正确 二判断题( 9 分) 1两个二进制数相加,并加上来自高
35、位的进位,称为全加,所用的电路为全加器() 2在优先编码器电路中允许同时输入2 个以上的编码信号() 3利用三态门可以实现数据的双向传输。() 4有些 OC 门能直接驱动小型继电器。() 5构成一个5 进制计数器需要5 个触发器() 6 RS 触发器、 JK 触发器均具有状态翻转功能() 7 当时序逻辑电路存在有效循环时该电路能自启动() 8 施密特触发器电路具有两个稳态,而单稳态触发器电路只具有一个稳态() 9可用 ADC 将麦克风信号转换后送入计算机中处理时() 三计算题( 8 分) 1、在图 1 的反相器电路中,Vcc=5V,VEE=-10V,Rc=2K ,R1=5.1K , R2=20
36、K , 三极管的电流 放大系数 =30,饱和压降VCE(sat0=0.1V, 输入的高低电平分别为V1H=5V、V1L=0V,计算输入高、 低电平时对应的输出电平。 T Rc R1 R2 A (Vi) (Vo ) Y VCC VEE 图 3 2已知一个 8 位权电阻DAC 输入的 8 位二进制数码用16 进制表示为40H,参考电源 UREF=-8V ,取转换比例系数 R RF2 为 1。求转换后的模拟信号由电压UO 四分析题( 24 分) 1 用卡诺图法将下列函数化为最简与或式 1) 、Y= A B +BC+ A + B +ABC 2)、Y(A,B,C,D)= )m10,m7m6,m5,m3,
37、( ,给定的约束条件为 m0+ m1+m2+m4+m8=0 2分析下面的电路并回答问题(触发器为TTL 系列) 图 4 (1)写出电路激励方程、状态方程、输出方程 (2)画出电路的有效状态图 (3)该电路具有什么逻辑功能 五应用题( 41 分) 1分析图 5 所示电路,写出输出Z 的逻辑函数式。并用 卡 洛 图法化简为最简与或式。 选 1 数据选择器CC4512 的功能表如下8 图 5 A2 A1 A0 Y 0 0 0 D0 0 0 1 D1 0 1 0 D2 0 1 1 D3 1 0 0 D4 D0 A0 Y 6 D1 D2 D3 D4 D5 D6 D7 A1 A2 A B C Z D 1
38、D 0 74LS161功能表 CRLD CTP CTT CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 1 0 d d d 555 定时器的功能表 UI1UI2 D R输出 UO TD状态 0 CC U 3 2 CC U 3 1 1 CC U 3 2 Ibs=(5-0.1)/(2*30)=0.082mA.饱和, V0=VCE(sat0=0.1V. 22V 四分析题( 24 分) 2 用卡诺图法将下列函数化为最简与或式 1) 、Y= A B +BC+ A + B +ABC P4113(3) Y= C+ A+ B+C+ABC=1 2)、Y(A,B,C,D)= )m10,m7m6,m5,m
39、3,( ,给定的约束条件为 m0+ m1+m2+m4+m8=0 P43-20(4) Y=B D + A 2 3 (1) 3 个 CP 4输入信号UI=0 电路不工作;输入信号 UI=1,多谐振荡器 五应用题( 41 分) 1、分析图 2 所示电路,写出输出Z 的逻辑函数式。并 用卡洛图法化简为最简与或式。 p182-14 8 选 1数据选择器CC4512 的功能表如下 图 2 A2 A1 A0 Y 0 0 0 D0 0 0 1 D1 0 1 0 D2 0 1 1 D3 1 0 0 D4 1 0 1 D5 1 1 0 D6 1 1 1 D7 答: A2=A,A1=B,A0=C. Z=D( A B
40、 C + A B C+A B C +A B C)+ ABC + D AB C = BD+ ABC+BCD 2、利用 38 译码器和若干与或非门设计一个多输出的组合逻辑电路。 输出的逻辑式为:P158 Z1=AC+ ABC+A BC Z2= AB+A B C Z3= ABC + B C+ABC A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 7 4 L S 1 3 8 (图 4) 序 号 输入输出 A B C 0Y1Y2Y3Y4Y5Y6Y7Y D0 A0 Y 6 D1 D2 D3 D4 D5 D6 D7 A1 A2 A B C Z D 1 D 0 0 0 0 0 0 1 1 1 1
41、1 1 1 1 0 0 0 1 0 1 1 1 1 1 1 2 0 0 1 1 1 0 1 1 1 1 1 3 0 0 1 1 1 1 0 1 1 1 1 4 0 1 0 1 1 1 1 0 1 1 1 5 0 1 0 1 1 1 1 1 0 1 1 6 0 1 1 1 1 1 1 1 1 0 1 7 0 1 1 1 1 1 1 1 1 1 0 (3-8 译码器 74LS138 的真值表 ) 答: Z1=A C+ ABC+A BC= m3+m4+m5+m6 Z2= AB+A B C=m2+m3+m5 Z3= ABC +B C+ABC =m0+m2+m4+m7 Z1 Z2 Z3 A B C Y0
42、 Y1 Y2 Y3 Y4 Y5 Y6 Y7 7 4 L S 1 3 8 A B C 试题 E 一、选择题(从每小题的四个备选答案中,选出一个正确答案,并将其号码填在括号内, 每小题 2 分,共 20 分) 1下列四个数中,与十进制数(163)10不相等的是( ) A、(A3)16B、 (10100011)2 C、 (000101100011)8421BCDD、 (203)8 2N 个变量可以构成多少个最大项() A、N B、 2N C、2 N D、2 N -1 3下列功能不是二极管的常用功能的是() A、检波B、开关 C、放大D、整流 4关于器件74LS02 中, LS 是指( A、低电压,肖
43、特基B、低速度,肖特基 C、低功耗,肖特基D、低电压,低速度 5译码器的输入地址线为4 根,那么输出线为多少根() A、8 B、12 C、16 D、20 6用或非门构成钟控R-S 触发器发生竞争现象时,输入端的变化是() A、00 11B、01 10 C、11 00D、 10 01 7一个 4K 赫兹的方波信号经4 分频后,下列说法错误的是() A、频率变为1K 赫兹B、周期为210 3 秒 C、信号频带宽度变小D、模 4 同步计数器有4 个有效状态 8用 PROM 来实现组合逻辑电路,他的可编程阵列是() A、与阵列B、或阵列 C、与阵列和或阵列都可以D、以上说法都不对 9A/D 转换器中,
44、转换速度最高的为( )转换 A、并联比较型B、逐次逼近型 C、双积分型D、计数型 10MAXPLUS-II是哪个 PLD 厂家的 PLD 开发软件() A、Lattice B、Altera C、Xilinx D、Actel 二、填空题(把正确的内容填在题后的括号内。每小题3 分,共 15 分。 ) 1存储器按存取方式可分为三类,即: , 2设 4 位逐次逼近型A/D 转换器的电压转换范围为0-15V,采用四舍五入法量化,模拟输 入电压为8.59V ,转换的逼近过程是(其中括号中用表示保留,表示不保留) ( )( )( )( ) 3时序电路中的时序图的主要作用是: , 4施密特触发器在波形整形应
45、用中能有效消除叠加在脉冲信号上的噪声,是因为它具有什 么特性? 5既能传送模拟信号,又能传送数字信号的门电路是 三、简答题(每小题5 分,共 10 分) 1请写出RS、JK、D、T 触发器的状态转移方程,并解释为什么有的触发器有约束方程。 2请回答两个状态等价的条件是什么? 四、分析题(25 分) 1.分析如图由3 线-8 线译码器74LS138 构成的电路,写出输出Si和 Ci的逻辑函数表达式, 说明其逻辑功能。 (6 分) 2 1 4 & 74LS138 1 0 2 4 3 5 6 7 Ci-1BiAi SiCi & & 1 2.问图示电路的计数长度N 是多少?能自启动吗?画出状态转换图。
46、(7 分) 1J CP Q0 1J Q1 Q0 FF0 FF1 1J FF2 1K 1K 1K Q2 3.分析如图电路, 列出状态转换图, 说明它的功能。 其中 74195 为集成移位寄存器器, LDSH/ 为移位和同步置数控制端,CR 为异步清零端, J 和 K 为工作方式控制端,控制功能表如下。 (12 分) SH/LD CR C J K D0D1D2D3 74195 Q0Q1Q2Q3Q3 & 1 CP 1 0 0 0 五、设计题(30 分) 1 8 选 1 数据选择器CC4512 的逻辑功能如表所示,电路符号如图所示。用CC4512 和最 少的门电路产生如下逻辑函数,要求变量ABC 分别
47、对应于A2A1A0输入管脚,画出降维图 和电路连接图。 (15 分) DCABDCBCDACDABF)( J K 功能 0 0 置 0-左移 0 1 保持 -左移 1 0 取反 -左移 1 1 置 1-左移 CC4512 功能表 DIS INH A2A1A0Y 0 0 0 0 0 D0 0 0 0 0 1 D1 0 0 0 1 0 D2 0 0 0 1 1 D3 0 0 1 0 0 D4 0 0 1 0 1 D5 0 0 1 1 0 D6 0 0 1 1 1 D7 0 1 0 1 高阻 2用上升沿JK 触发器设计一个按自然态序进行计数的可控模值同步加法计数器,当M=0 时为 7 进制,当M=1 时为 5 进制。(15 分) 要求: (1)分析设计要求,建立原始状态图和状态表; ( 2)求出最简激励函数; ( 3)系统要求有自启动功能; ( 4)画出设计电路。 试卷 E_解答 一、选择题(从每小题的四个备选答案中,选出一个正确答案,并将其号码填在括号内, 每小题 2 分,共 20 分) 1.D 2. C 3. C 4. C 5. C 6. A 7. B 8. B 9. A 10. B 二、填空题(把正确的内容填在题后的括号内。每空1 分,共 15 分。 ) 1 SAM, RAM , ROM 2 1000 ( ) 1100(
链接地址:https://www.31doc.com/p-5164157.html