《mosfet原理要点.pdf》由会员分享,可在线阅读,更多相关《mosfet原理要点.pdf(19页珍藏版)》请在三一文库上搜索。
1、第一章 mosfet基础知识 自 1976 年开发出功率 MOSFET 以来,由于半导体工艺技术的发展, 它的性能 不断提高:如高压功率MOSFET 其工作电压可达 1000V;低导通电阻 MOSFET 其阻 值仅 lOm ;工作频率范围从直流到达数兆赫;保护措施越来越完善;并开发出 各种贴片式功率MOSFET( 如 SILIConix最近开发的厚度为1.5mm “Little Foot 系列) 。另外,价格也不断降低,使应用越来越广泛,不少地方取代双极型晶体 管。 功率 MOSFET 主要用于计算机外设 ( 软、硬驱动器、打印机、绘图机) 、 电源(ACDC变换器、 DC DC变换器 ) 、
2、汽车电子、音响电路及仪器、仪表等领 域。 什么是 MOSFET “MOSFET”是英文 MetalOxide SemiCoductor Field Effect Transistor的 缩写,译成中文是“金属氧化物半导体场效应管”。它是由金属、氧化物(SiO2 或 SiN) 及半导体三种材料制成的器件。所谓功率MOSFET(Power MOSFET)是指它 能输出较大的工作电流 ( 几安到几十安 ) ,用于功率输出级的器件。 MOSFET 的结构 图 1 是典型平面 N沟道增强型 MOSFET 的剖面 图。它用一块 P型硅半导体材料作衬底 (图 la) ,在 其面上扩散了两个 N型区( 图 l
3、b) ,再在上面覆盖一 层二氧化硅 (SiQ2) 绝缘层 ( 图 lc) ,最后在 N区上方 用腐蚀的方法做成两个孔,用金属化的方法分别在 绝缘层上及两个孔内做成三个电极:G(栅极) 、S(源 极) 及 D(漏极) ,如图 1d 所示。 从图 1 中可以看出栅极G与漏极 D及源极 S是 绝缘的, D与 S之间有两个 PN结。一般情况下,衬 底与源极在内部连接在一起。 图 1 是 N沟道 增强型 MOSFET 的 基本结构图。为了 改善某些参数的特性,如提高工作电流、提高 工作电压、降低导通电阻、提高开关特性等有 不同的结构及工艺, 构成所谓 VMOS 、 DMOS、 TMOS 等结构。图 2
4、是一种 N沟道增强型功率 MOSFET 的结构图。虽然有不同的结构,但其工作原理 是相同的,这里就不一一介绍了。 MOSFET 的工作原理 要使增强型 N沟道 MOSFET 工作,要在 G 、S之间加正电压 VGS 及在 D、S之 间加正电压 VDS ,则产生正向工作电流ID。改变 VGS 的电压可控制工作电流ID。如图 3 所示。 若先不接 VGS( 即 VGS 0),在 D与 S极之间 加一正电压 VDS ,漏极 D与衬底之间的 PN结处于 反向,因此漏源之间不能导电。如果在栅极G与 源极 S 之间加一电压VGS 。此时可以将栅极与衬 底看作电容器的两个极板,而氧化物绝缘层作为 电容器的介
5、质。当加上VGS 时,在绝缘层和栅极 界面上感应出正电荷,而在绝缘层和P型衬底界 面上感应出负电荷 (如图 3)。这层感应的负电荷 和 P型衬底中的多数载流子 ( 空穴) 的极性相反, 所以称为“反型层”, 这反型层有可能将漏与源的两N型区连接起来形成导电沟 道。当 VGS 电压太低时,感应出来的负电荷较少, 它将被 P型衬底中的空穴中和, 因此在这种情况时,漏源之间仍然无电流ID。当 VGS增加到一定值时,其感应 的负电荷把两个分离的N区沟通形成 N沟道,这个临界电压称为开启电压( 或称 阈值电压、门限电压 ), 用符号 VT表示(一般规定在 ID10uA时的 VGS 作为 VT)。 当 V
6、GS继续增大,负电荷增加,导电沟道扩大,电阻降低,ID 也随之增加,并 且呈较好线性关系, 如图 4 所示。此曲线称为转换特性。 因此在一定范围内可以 认为,改变 VGS来控制漏源之间的电阻,达到控制ID 的作用。 由于这种结构在 VGS 0 时, ID0, 称这种 MOSFET 为增强型。另一类 MOSFET, 在 VGS 0 时也有一定的 ID( 称为 IDSS),这种 MOSFET 称为耗尽型。它的结构如 图 5 所示,它的转移特性如图6 所示。 VP为夹断电压 (ID 0)。 耗尽型与增强型主要区别是在制造SiO2 绝缘层中有大量的正离子,使在P 型衬底的界面上感应出较多的负电荷,即在
7、两个 N型区中间的 P型硅内形成一 N 型硅薄层而形成一导电沟道,所以在VGS 0 时,有VDS作用时也有一定的 ID(IDSS) ;当 VGS有电压时 ( 可以是正电压或负电压 ),改变感应的负电荷数量, 从而改变 ID 的大小。 VP为 ID0 时的-VGS ,称为夹断电压。 除了上述采用 P型硅作衬底形成N型导电沟道的 N沟道 MOSFET 外,也可用 N型硅作衬底形成P 型导电沟道的 P 沟道 MOSFET。这样, MOSFET 的分类如图 7 所示。 耗尽型: N沟道 ( 图 7a) ;P沟道 ( 图 c) ; 增强型: N沟道(图b) ;P沟道 ( 图 d)。 为防止MOSFET
8、接电感负载时,在截止瞬间产 生感应电压与电源电压之和击穿MOSFET,一般功率 MOSFET在漏极与源极之间内接一个快速恢复二极 管,如图8 所示 功率 MOSFET 的特点 功率 MOSFET 与双极型功率管相比具有如下特点: 1MOSFET 是电压控制型器件 ( 双极型是电流控制型器件),因此在驱动大电 流时无需推动级,电路较简单; 2输入阻抗高,可达108 以上; 3工作频率范围宽,开关速度高( 开关时间为几十纳秒到几百纳秒) ,开关 损耗小; 4 有较优良的线性区, 并且 MOSFET 的输入电容比双极型的输入电容小得多, 所以它的交流输入阻抗极高;噪声也小,最合适制作HI-FI 音响
9、; 5功率 MOSFET 可以多个并联使用,增加输出电流而无需均流电阻。 典型应用电路 1电池反接保护电路 电池反接保护电路如图9 所示。一般防止电池接反损坏电路采用串接二极管 的方法,在电池接反时, PN结反接无电压降,但在正常工作时有 0.6 0.7V 的 管压降。采用导通电阻低的增强型N沟道 MOSFET 具有极小的管压降 (RDS(ON) I D),如 Si9410DY的 RDS(ON )约为 0.04 ,则在 lA 时约为 0.04V。这时要注意 在电池正确安装时, ID 并非完全通过管内的二极管, 而是在 VGS 5V时,N导电 沟道畅通 (它相当于一个极小的电阻)而大部分电流是从
10、S流向 D的(ID 为负) 。 而当电池装反时, MOSFET 不通,电路得以保护。 2触摸调光电路 一种简单的触摸调光电路如图10。当手指触摸上触头时,电容经手指电阻 及 100k 充电, VGS 渐增大,灯渐亮;当触摸下触头时,电容经 100k 及手指电阻放电,灯渐暗到灭。 3甲类功率放大电路 由 R1 、R2建立 VGS 静态工作点 ( 此时有一定的 ID 流过)。当音频信号经过C 1 耦合到栅极,使产生 - VGS ,则产生较大的I D,经输出变压器阻抗匹配,使 48 喇叭输出较大的声功率。图ll中 Dw为 9V稳压二极管,是保护G 、S极 以免输入过高电压而击穿。 从图中也可以看出,
11、 偏置电阻的数值较大, 因为栅极 输入阻抗极高,并且无栅流。 第二章 MOSFET 管选择技巧 鉴于 MOSFET 技术的成熟,为设计选择一款 MOSFET 表面上看是十分简单的事 情。虽然工程师都熟谙MOSFET 数据手册上的品质因数,但为了选择出合适的MO SFET , 工程师必需利用自己的专业知识对各个具体应用的不同规格进行全面仔细 的考虑。例如,对于服务器电源中的负载开关这类应用,由于MOSFET 基本上一 直都是处于导通状态,故MOSFET 的开关特性无关紧要,而导通阻抗(RDS(ON) 却可能是这种应用的关键品质因数。然而,仍然有一些应用,比如开关电源,把 MOSFET 用作有源开
12、关,因此工程师必须评估其它的MOSFET 性能参数。下面让我 们考虑一些应用及其MOSFET 规格参数的优先顺序。 MOSFET 最常见的应用可能是电源中的开关元件,此外,它们对电源输出也 大有裨益。服务器和通信设备等应用一般都配置有多个并行电源,以支持N+1 冗余与持续工作 ( 图 1) 。各并行电源平均分担负载,确保系统即使在一个电源 出现故障的情况下仍然能够继续工作。不过,这种架构还需要一种方法把并行电 源的输出连接在一起, 并保证某个电源的故障不会影响到其它的电源。在每个电 源的输出端,有一个功率MOSFET 可以让众电源分担负载,同时各电源又彼此隔 离 。起这种作用的 MOSFET
13、被称为 “ORing“FET,因为它们本质上是以 “OR“ 逻 辑来连接多个电源的输出。 图 1:用于针对N+1冗余拓扑的并行电源控制的MOSFET 。 在 ORing FET应用中, MOSFET 的作用是开关器件,但是由于服务器类应用 中电源不间断工作, 这个开关实际上始终处于导通状态。其开关功能只发挥在启 动和关断,以及电源出现故障之时。 相比从事以开关为核心应用的设计人员,ORing FET应用设计人员显然必需 关注 MOSFET 的不同特性。以服务器为例,在正常工作期间,MOSFET 只相当于一 个导体。因此, ORing FET应用设计人员最关心的是最小传导损耗。 低 RDS(ON
14、) 可把 BOM 及 PCB尺寸降至最小 一般而言, MOSFET 制造商采用 RDS(ON) 参数来定义导通阻抗;对ORing F ET应用来说,RDS(ON) 也是最重要的器件特性。 数据手册定义 RDS(ON) 与栅极 ( 或驱动 ) 电压 VGS 以及流经开关的电流有关,但对于充分的栅极驱动,RDS(O N) 是一个相对静态参数。例如,飞兆半导体 FDMS7650 的数据手册规定,对于 10V 的栅极驱动,最大RDS(ON) 为 0.99 m。 若设计人员试图开发尺寸最小、 成本最低的电源, 低导通阻抗更是加倍的重 要。在电源设计中,每个电源常常需要多个ORing MOSFET 并行工
15、作,需要多个 器件来把电流传送给负载。在许多情况下,设计人员必须并联MOSFET,以有效 降低 RDS(ON) 。 需谨记,在 DC 电路中,并联电阻性负载的等效阻抗小于每个负载单独的阻 抗值。比如,两个并联的2 电阻相当于一个 1 的电阻 。因此,一般来说, 一个低 RDS(ON) 值的 MOSFET,具备大额定电流,就可以让设计人员把电源中所 用 MOSFET 的数目减至最少。 除了 RDS(ON) 之外,在 MOSFET 的选择过程中还有几个MOSFET 参数也对电源 设计人员非常重要。 许多情况下,设计人员应该密切关注数据手册上的安全工作 区(SOA)曲线,该曲线同时描述了漏极电流和漏
16、源电压的关系。基本上,SOA 定 义了 MOSFET 能够安全工作的电源电压和电流。在ORing FET应用中,首要问题 是:在“ 完全导通状态 “ 下 FET的电流传送能力。 实际上无需 SOA 曲线也可以获得 漏极电流值。再以FDMS7650 为例,该器件的额定电流为36A,故非常适用于服 务器应用中所采用的典型DC-DC 电源。 若设计是实现热插拔功能,SOA 曲线也许更能发挥作用。在这种情况下,MO SFET需要部分导通工作。 SOA 曲线定义了不同脉冲期间的电流和电压限值。 注意刚刚提到的额定电流,这也是值得考虑的热参数,因为始终导通的MOS FET很容易发热。另外,日渐升高的结温也
17、会导致RDS(ON) 的增加。 MOSFET 数据 手册规定了热阻抗参数,其定义为MOSFET 封装的半导体结散热能力。RJC的 最简单的定义是结到管壳的热阻抗。细言之,在实际测量中其代表从器件结(对 于一个垂直 MOSFET,即裸片的上表面附近 ) 到封装外表面的热阻抗,在数据手册 中有描述。若采用PowerQFN 封装,管壳定义为这个大漏极片的中心。因此,R JC 定义了裸片与封装系统的热效应。RJA 定义了从裸片表面到周围环境的 热阻抗,而且一般通过一个脚注来标明与PCB设计的关系, 包括镀铜的层数和厚 度。 总而言之, RJC在电源设计团队的控制范围以外,因为它是由所采用的器 件封装技
18、术决定。 先进的热性能增强型封装, 比如飞兆半导体的Power 56,其 R JC 规格在 1 和 2 oC/W 之间, FDMS7650 的规格为 1.2 oC/W 。设计团队可以 通过 PCB设计来改变 RJA 。最终,一个稳健的热设计有助于提高系统可靠性, 延长系统平均无故障时间 (MTBF)。 开关电源中的 MOSFET 现在让我们考虑开关电源应用, 以及这种应用如何需要从一个不同的角度来 审视数据手册。从定义上而言,这种应用需要MOSFET 定期导通和关断。同时, 有数十种拓扑可用于开关电源,这里考虑一个简单的例子。DC-DC 电源中常用的 基本降压转换器依赖两个MOSFET 来执行
19、开关功能 (图 2) 。 这些开关交替在电感 里存储能量,然后把能量释放给负载。目前,设计人员常常选择数百kHz乃至 1 MHz以上的频率,因为频率越高,磁性元件可以更小更轻。 图 2:用于开关电源应用的MOSFET 对。( DC-DC控制器) 显然,电源设计相当复杂,而且也没有一个简单的公式可用于MOSFET 的评 估。但我们不妨考虑一些关键的参数,以及这些参数为什么至关重要。传统上, 许多电源设计人员都采用一个综合品质因数( 栅极电荷 QG 导通阻抗 RDS(ON) 来评估 MOSFET 或对之进行等级划分。 栅极电荷和导通阻抗之所以重要,是因为二者都对电源的效率有直接的影 响。对效率有影
20、响的损耗主要分为两种形式- 传导损耗和开关损耗。 栅极电荷是产生开关损耗的主要原因。栅极电荷单位为纳库仑(nc) ,是 MOS FET栅极充电放电所需的能量。 栅极电荷和导通阻抗RDS(ON) 在半导体设计和制 造工艺中相互关联, 一般来说,器件的栅极电荷值较低, 其导通阻抗参数就稍高。 开关电源中第二重要的MOSFET 参数包括输出电容、阈值电压、栅极阻抗和 雪崩能量。 某些特殊的拓扑也会改变不同MOSFET 参数的相关品质,例如,可以把传统 的同步降压转换器与谐振转换器做比较。谐振转换器只在 VDS (漏源电压 ) 或 ID ( 漏极电流 ) 过零时才进行 MOSFET 开关,从而可把开关
21、损耗降至最低。这些技术 被成为软开关或零电压开关(ZVS)或零电流开关 (ZCS)技术。由于开关损耗被最小 化,RDS(ON) 在这类拓扑中显得更加重要。 低输出电容 (COSS) 值对这两类转换器都大有好处。 谐振转换器中的谐振电路 主要由变压器的漏电感与COSS 决定。此外,在两个MOSFET 关断的死区时间内, 谐振电路必须让 COSS 完全放电。因此,谐振拓扑很看重较低的COSS 。考虑图 3 所示的飞兆半导体FDMS7650 的 COSS 与 VDS的关系图。 图 3:FDMS7650 的 COSS 与 VDS的关系图。 低输出电容也有利于传统的降压转换器( 有时又称为硬开关转换器
22、) , 不过原 因不同。因为每个硬开关周期存储在输出电容中的能量会丢失,反之在谐振转换 器中能量反复循环。因此, 低输出电容对于同步降压调节器的低边开关尤其重要。 马达控制应用的 MOSFET 马达控制应用是功率MOSFET 大有用武之地的另一个应用领域,这时最重要 的选择基准可能又与其它大不相同。不同于现代开关电源, 马达控制电路不在高 频下开关。典型的半桥式控制电路采用2 个 MOSFET ( 全桥式则采用 4 个) ,但这 两个 MOSFET 的关断时间 ( 死区时间 ) 相等。对于这类应用,反向恢复时间(trr) 非常重要。在控制电感式负载( 比如马达绕组 )时,控制电路把桥式电路中的
23、MOS FET切换到关断状态,此时桥式电路中的另一个开关经由MOSFET 中的体二极管 临时反向传导电流。于是,电流重新循环,继续为马达供电。当第一个MOSFET 再次导通时,另一个MOSFET 二极管中存储的电荷必须被移除,通过第一个MOSF ET放电,而这是一种能量的损耗,故trr 越短,这种损耗越小。 所以,若设计团队需要在电源电路采用MOSFET,在评估过程开始之前,需 对手中的应用进行仔细全面的考虑。 应根据自己的需求而非制造商吹嘘的特定规 格来对各项参数进行优先级划分。 补充:利用 IC 和封装设计获得最小的 RDS(ON) 规格 在 MOSFET 的选择过程中,评估参数的设计人员
24、一般通过仔细分析相关规格 来了解自己到底需要什么。但有时深入了解IC 制造商如何提供工作特性是很有 必要的。以 RDS(ON) 为例,你也许通常期望该规格只与器件的设计及半导体制造 工艺有关。但实际上,封装设计对导通阻抗RDS(ON) 的最小化有着巨大的影响。 封装对 RDS(ON) 的作用巨大是因为该参数主要取决于传导损耗,而封装无疑 可以影响传导损耗。考虑本文正文提及的飞兆半导体FDMS7650 和 1m 导通阻 抗。该器件能获得较低RDS(ON) 值,大约一半原因可归结于封装设计。其封装 采用一种坚固的铜夹技术取代常用的铝或金键合引线来连接源极和引线框架。这 种方案把封装阻抗降至最小,
25、并降低了源极电感, 源极电感是开关器件产生振铃 的主要原因 第三章 mosfet管的应用 1,MOS 管种类和结构 MOSFET 管是 FET的一种(另一种是JFET ) ,可以被制造成增强型或耗尽型, P沟道或 N沟道共 4 种类型,但实际应用的只有增强型的N沟道 MOS 管和增强型 的 P沟道 MOS 管,所以通常提到NMOS,或者 PMOS 指的就是这两种。 为什么不使用耗尽型的MOS 管,是因为制作工艺问题使造价偏高。 对于这两种增强型MOS 管,比较常用的是NMOS。原因是导通电阻小,且容 易制造。所以开关电源和马达驱动的应用中,一般都用NMOS。下面的介绍中, 也多以 NMOS 为
26、主。 MOS 管的三个管脚之间有寄生电容存在,这不是我们需要的,而是由于制造 工艺限制产生的。寄生电容的存在使得在设计或选择驱动电路的时候要麻烦一 些,但没有办法避免,后边再详细介绍。 在 MOS 管原理图上可以看到, 漏极和源极之间有一个寄生二极管。这个叫体 二极管,在驱动感性负载(如马达) ,这个二极管很重要。顺便说一句,体二极 管只在单个的 MOS 管中存在,在集成电路芯片内部通常是没有的。 2,MOS 管导通特性 导通的意思是作为开关,相当于开关闭合。 NMOS 的特性,Vgs大于一定的值就会导通, 适合用于源极接地时的情况 (低 端驱动) ,只要栅极电压达到4V或 10V就可以了。
27、PMOS 的特性,Vgs小于一定的值就会导通, 适合用于源极接 VCC 时的情况(高 端驱动) 。但是,虽然 PMOS 可以很方便地用作高端驱动,但由于导通电阻大,价 格贵,替换种类少等原因,在高端驱动中,通常还是使用NMOS。 3,MOS 开关管损失 不管是 NMOS 还是 PMOS ,导通后都有导通电阻存在,这样电流就会在这个电 阻上消耗能量, 这部分消耗的能量叫做导通损耗。选择导通电阻小的MOS 管会减 小导通损耗。现在的小功率 MOS 管导通电阻一般在几十毫欧左右, 几毫欧的也有。 MOS 在导通和截止的时候,一定不是在瞬间完成的。MOS 两端的电压有一个 下降的过程,流过的电流有一个
28、上升的过程,在这段时间内,MOS 管的损失是电 压和电流的乘积, 叫做开关损失。 通常开关损失比导通损失大得多,而且开关频 率越快,损失也越大。 导通瞬间电压和电流的乘积很大,造成的损失也就很大。 缩短开关时间, 可 以减小每次导通时的损失; 降低开关频率, 可以减小单位时间内的开关次数。这 两种办法都可以减小开关损失。 4,MOS 管驱动 跟双极性晶体管相比,一般认为使MOS 管导通不需要电流,只要GS电压高 于一定的值,就可以了。这个很容易做到,但是,我们还需要速度。 在 MOS 管的结构中可以看到,在GS ,GD之间存在寄生电容,而MOS 管的驱 动,实际上就是对电容的充放电。对电容的充
29、电需要一个电流,因为对电容充电 瞬间可以把电容看成短路,所以瞬间电流会比较大。选择/ 设计 MOS 管驱动时第 一要注意的是可提供瞬间短路电流的大小。 第二注意的是,普遍用于高端驱动的NMOS,导通时需要是栅极电压大于源 极电压。而高端驱动的MOS 管导通时源极电压与漏极电压(VCC )相同,所以这 时栅极电压要比VCC 大 4V或 10V。如果在同一个系统里,要得到比VCC大的电 压,就要专门的升压电路了。 很多马达驱动器都集成了电荷泵,要注意的是应该 选择合适的外接电容,以得到足够的短路电流去驱动MOS 管。 上边说的 4V或 10V是常用的 MOS 管的导通电压,设计时当然需要有一定的
30、余量。而且电压越高,导通速度越快,导通电阻也越小。现在也有导通电压更小 的 MOS 管用在不同的领域里, 但在 12V汽车电子系统里, 一般 4V导通就够用了。 MOS 管的驱动电路及其损失,可以参考Microchip公司的 AN799 Matching MOSFET Drivers to MOSFETs 。 5,MOS 管应用电路 MOS 管最显著的特性是开关特性好,所以被广泛应用在需要电子开关的电路 中,常见的如开关电源和马达驱动,也有照明调光。 现在的 MOS 驱动,有几个特别的需求: (1)低压应用 当使用 5V 电源,这时候如果使用传统的图腾柱结构,由于三极管的be 有 0.7V 左
31、右的压降, 导致实际最终加在gate 上的电压只有 4.3V。这时候,我们选 用标称 gate 电压 4.5V 的 MOS 管就存在一定的风险。 同样的问题也发生在使用3V或者其他低压电源的场合。 (2)宽电压应用 输入电压并不是一个固定值, 它会随着时间或者其他因素而变动。这个变动 导致 PWM 电路提供给 MOS 管的驱动电压是不稳定的。 为了让 MOS 管在高 gate 电压下安全,很多 MOS 管内置了稳压管强行限制gate 电压的幅值。 在这种情况下, 当提供的驱动电压超过稳压管的电压,就会引起较 大的静态功耗。 同时,如果简单的用电阻分压的原理降低gate 电压,就会出现输入电压比
32、 较高的时候, MOS 管工作良好,而输入电压降低的时候gate 电压不足,引起导 通不够彻底,从而增加功耗。 (3)双电压应用 在一些控制电路中, 逻辑部分使用典型的5V或者 3.3V 数字电压,而功率部 分使用 12V甚至更高的电压。两个电压采用共地方式连接。 这就提出一个要求, 需要使用一个电路, 让低压侧能够有效的控制高压侧的 MOS 管,同时高压侧的MOS 管也同样会面对 1 和 2 中提到的问题。 在这三种情况下,图腾柱结构无法满足输出要求,而很多现成的MOS驱动 IC,似乎也没有包含 gate 电压限制的结构。于是设计了一个相对通用的电路来 满足这三种需求。 电路图如下: 图 1
33、 用于 NMOS 的驱动电路 图 2 用于 PMOS 的驱动电路 这里只针对NMOS 驱动电路做一个简单分析: Vl 和 Vh 分别是低端和高端的电源,两个电压可以是相同的,但是 Vl 不应该超过Vh。 Q1 和 Q2 组成了一个反置的图腾柱,用来实现隔离,同时确保两只驱动管Q3 和 Q4 不会同时导通。 R2 和 R3 提供了 PWM 电压基准, 通过改变这个基准,可以让电路工作在PWM 信号 波形比较陡直的位置。 Q3 和 Q4 用来提供驱动电流,由于导通的时候,Q3 和 Q4 相对 Vh 和 GND 最低都只 有一个 Vce 的压降,这个压降通常只有0.3V 左右,大大低于0.7V 的
34、Vce。 R5 和 R6 是反馈电阻,用于对gate 电压进行采样,采样后的电压通过Q5 对 Q1 和 Q2 的基极产生一个强烈的负反馈,从而把gate电压限制在一个有限的数值。这个数值可以 通过 R5 和 R6 来调节。 最后, R1 提供了对Q3 和 Q4 的基极电流限制,R4 提供了对MOS 管的 gate电流限 制,也就是Q3 和 Q4 的 Ice 的限制。必要的时候可以在R4 上面并联加速电容。 这个电路提供了如下的特性: 1,用低端电压和PWM 驱动高端 MOS 管。 2,用小幅度的PWM 信号驱动高gate 电压需求的MOS 管。 3,gate 电压的峰值限制 4,输入和输出的电
35、流限制 5,通过使用合适的电阻,可以达到很低的功耗。 6,PWM 信号反相。 NMOS 并不需要这个特性,可以通过前置一个反相器来解决。 在设计便携式设备和无线产品时,提高产品性能、 延长电池工作时间是设计人员需要 面对的两个问题。DC-DC 转换器具有效率高、输出电流大、静态电流小等优点,非常适用 于为便携式设备供电。目前DC-DC 转换器设计技术发展主要趋势有:(1)高频化技术:随 着开关频率的提高,开关变换器的体积也随之减小,功率密度也得到大幅提升,动态响应得 到改善。小功率DC-DC 转换器的开关频率将上升到兆赫级。(2)低输出电压技术:随着半 导体制造技术的不断发展,微处理器和便携式
36、电子设备的工作电压越来越低,这就要求未来 的 DC-DC 变换器能够提供低输出电压以适应微处理器和便携式电子设备的要求。 这些技术的发展对电源芯片电路的设计提出了更高的要求。首先,随着开关频率的不断 提高,对于开关元件的性能提出了很高的要求,同时必须具有相应的开关元件驱动电路以保 证开关元件在高达兆赫级的开关频率下正常工作。其次,对于电池供电的便携式电子设备来 说,电路的工作电压低(以锂电池为例,工作电压2.53.6V) ,因此,电源芯片的工作电压 较低。 MOS 管具有很低的导通电阻,消耗能量较低,在目前流行的高效DCDC 芯片中多采 用 MOS 管作为功率开关。但是由于MOS 管的寄生电容
37、大,一般情况下NMOS 开关管的栅 极电容高达几十皮法。这对于设计高工作频率DCDC 转换器开关管驱动电路的设计提出 了更高的要求。 在低电压 ULSI 设计中有多种CMOS 、 BiCMOS 采用自举升压结构的逻辑电路和作为大 容性负载的驱动电路。这些电路能够在低于1V 电压供电条件下正常工作,并且能够在负载 电容 1 2pF 的条件下工作频率能够达到几十兆甚至上百兆赫兹。本文正是采用了自举升压 电路, 设计了一种具有大负载电容驱动能力的,适合于低电压、 高开关频率升压型DCDC 转换器的驱动电路。电路基于Samsung AHP615 BiCMOS 工艺设计并经过Hspice 仿真验证, 在
38、供电电压1.5V ,负载电容为60pF 时,工作频率能够达到5MHz 以上。 自举升压电路 自举升压电路的原理图如图3 所示。所谓的自举升压原理就是,在输入端IN 输入一 个方波信号, 利用电容Cboot 将 A 点电压抬升至高于VDD 的电平, 这样就可以在B 端输出 一个与输入信号反相,且高电平高于VDD 的方波信号。具体工作原理如下。 图 3 自举升压电路原理图 当 VIN 为高电平时, NMOS 管 N1 导通, PMOS 管 P1 截止, C 点电位为低电平。同时 N2 导通, P2 的栅极电位为低电平,则P2 导通。这就使得此时A 点电位约为VDD ,电容 Cboot 两端电压UC
39、VDD 。由于 N3 导通, P4 截止,所以B 点的电位为低电平。这段时间 称为预充电周期。 当 VIN 变为低电平时,NMOS 管 N1 截止, PMOS 管 P1 导通, C 点电位为高电平, 约为 VDD 。同时 N2、N3 截止, P3 导通。这使得P2 的栅极电位升高,P2 截止。此时A 点 电位等于 C 点电位加上电容Cboot 两端电压,约为2VDD 。而且 P4 导通,因此B 点输出高 电平,且高于VDD 。这段时间称为自举升压周期。 图 4 输入端 IN 电位与 A、B 两点的电位关系 实际上, B 点电位与负载电容和电容Cboot 的大小有关,可以根据设计需要调整。具 体
40、关系将在介绍电路具体设计时详细讨论。在图4 中给出了输入端IN 电位与 A、B 两点电 位关系的示意图。 驱动电路结构 图 5 驱动电路电路图 图 5 中给出了驱动电路的电路图。驱动电路采用Totem 输出结构设计, 上拉驱动管为 NMOS 管 N4、晶体管Q1 和 PMOS 管 P5。下拉驱动管为NMOS 管 N5。图中 CL 为负载电 容, Cpar 为 B 点的寄生电容。虚线框内的电路为自举升压电路。 图 6 驱动电路传输特性 驱动电路的设计思想是,利用自举升压结构将上拉驱动管N4 的栅极(B 点)电位抬升, 使得 UBVDD+VTH ,则 NMOS 管 N4 工作在线性区,使得VDSN
41、4 大大减小,最终可以 实现驱动输出高电平达到VDD 。而在输出低电平时,下拉驱动管本身就工作在线性区,可 以保证输出低电平位GND。因此无需增加自举电路也能达到设计要求。 考虑到此驱动电路应用于升压型DCDC 转换器的开关管驱动,负载电容CL 很大, 一般能达到几十皮法,还需要进一步增加输出电流能力,因此增加了晶体管Q1 作为上拉驱 动管。这样在输入端由高电平变为低电平时,Q1 导通,由 N4、Q1 同时提供电流,OUT 端 电位迅速上升,当OUT 端电位上升到VDD VBE 时, Q1 截止, N4 继续提供电流对负载 电容充电,直到OUT 端电压达到VDD 。 在 OUT 端为高电平期间
42、,A 点电位会由于电容Cboot 上的电荷泄漏等原因而下降。这 会使得 B 点电位下降, N4 的导通性下降。 同时由于同样的原因,OUT 端电位也会有所下降, 使输出高电平不能保持在VDD 。为了防止这种现象的出现,又增加了PMOS 管 P5 作为上 拉驱动管,用来补充OUT 端 CL 的泄漏电荷,维持OUT 端在整个导通周期内为高电平。 驱动电路的传输特性瞬态响应在图4 中给出。其中(a)为上升沿瞬态响应, (b)为下 降沿瞬态响应。 从图 4 中可以看出, 驱动电路上升沿明显分为了三个部分,分别对应三个上 拉驱动管起主导作用的时期。1 阶段为 Q1、N4 共同作用,输出电压迅速抬升,2
43、阶段为 N4 起主导作,使输出电平达到VDD ,3 阶段为 P5 起主导作用,维持输出高电平为VDD 。而 且还可以缩短上升时间,下降时间满足工作频率在兆赫兹级以上的要求。 需要注意的问题及仿真结果 电容 Cboot 的大小的确定 Cboot 的最小值可以按照以下方法确定。在预充电周期内,电容Cboot 上的电荷为 VDDCboot 。在 A 点的寄生电容(计为CA )上的电荷为VDDCA 。因此在预充电周期内, A 点的总电荷为 Q_A1=V_DDC_boot+V_DDC_A (1) B 点电位为GND,因此在B 点的寄生电容Cpar 上的电荷为0。 在自举升压周期,为了使OUT 端电压达到
44、VDD ,B 点电位最低为VB VDD+Vthn 。 因此在 B 点的寄生电容Cpar 上的电荷为 Q_B=(V_DD+V_thn)Cpar (2) 忽略 MOS 管 P4 源漏两端压降,此时Cboot 上的电荷为VthnCboot ,A 点寄生电容 CA 的电荷为( VDD+Vthn ) CA。A 点的总电荷为 QA2=V_thnC_BOOT+(V_DD+V_thn)C_A (3) 同时根据电荷守恒又有 Q_B=Q_A-Q_A2 (4) 综合式( 1)( 4)可得 C_boot=fracV_DD+V_thnv_DD-v_thnCpar+fracv_thnv_DD-v_thn C_A=frac
45、V_Bv_DD-v_thnCpar+fracV_thnv_DD-v_thnC_A (5) 从式( 5)中可以看出,Cboot 随输入电压变小而变大,并且随B 点电压 VB 变大而变 大。而 B 点电压直接影响N4 的导通电阻,也就影响驱动电路的上升时间。因此在实际设计 时, Cboot 的取值要大于式(5)的计算结果,这样可以提高B 点电压,降低N4 导通电阻, 减小驱动电路的上升时间。 P2、 P4 的尺寸问题 将公式( 5)重新整理后得: V_B=(V_DD-V_thn)fracC_bootCpar-V_thnfracC_ACpar (6) 从式( 6)中可以看出在自举升压周期内,A、B
46、两点的寄生电容使得B 点电位降低。 在实际设计时为了得到合适的B 点电位, 除了增加 Cboot 大小外, 要尽量减小A、B 两点的 寄生电容。在设计时,预充电PMOS 管 P2的尺寸尽可能的取小,以减小寄生电容CA。而 对于 B 点的寄生电容Cpar 来说,主要是上拉驱动管N4 的栅极寄生电容, MOS 管 P4、N3 的源漏极寄生电容只占一小部分。我们在前面的分析中忽略了P4的源 漏电压,因此设计时就要尽量的加大P4 的宽长比,使其在自举升压周期内的源漏电压很小 可以忽略。但是P4 的尺寸以不能太大,要保证P4 的源极寄生电容远远小于上拉驱动管N4 的栅极寄生电容。 阱电位问题 如图 3
47、所示, PMOS 器件 P2、P3、P4 的 N-well 连接到了自举升压节点A 上。这样做 的目的是,在自举升压周期内,防止他们的源/漏 -阱结导通。而且这还可以防止在源/漏- 阱正偏时产生由寄生SRC 引起的闩锁现象。 上拉驱动管N4 的阱偏置电位要接到它的源极,最好不要直接接地。这样做的目的是消 除衬底偏置效应对N4 的影响。 Hspice 仿真验证结果 驱动电路基于Samsung AHP615 BiCMOS 工艺设计并经过Hspice 仿真验证。在表1 中 给出了电路在不同工作电压、不同负载条件下的上升时间tr 和下降时间tf 的仿真结果。在 图 5 中给了电路工作在输入电压1.5V、工作频率为5MHz 、负载电容60pF 条件下的输出波 形。 图 7 驱动电路传输特性瞬态响应 结合表 1 和图 8 可以看出, 此驱动电路能够在工作电压为1.5V ,工作频率为5MHz ,并 且负载电容高达60pF 的条件下正常工作。它可以应用于低电压、高工作频率的DC DC 转 换器中作为开关管的驱动电路。 图 VDD=1.5V f=MHz CL=60pF 采用自举升压电路,设计的BiCMOS Totem 结构的驱动电路。该电路基于Samsung AHP615 BiCMOS工艺设计,可在1.5V 电压供电条件下正常工作,而且在负载电容为60pF 的条件下,工作频率可达5MHz 以上。
链接地址:https://www.31doc.com/p-5197588.html