基于DSP的FIR滤波器的设计报告要点.pdf
《基于DSP的FIR滤波器的设计报告要点.pdf》由会员分享,可在线阅读,更多相关《基于DSP的FIR滤波器的设计报告要点.pdf(18页珍藏版)》请在三一文库上搜索。
1、II u 目录 1 概述 - 0 - 1.1 数字滤波器的研究现状 - 0 - 2 系统硬件设计 . - 1 - 2.1 系统设计方案 . - 1 - 2.2 主控模块 - 3 - 3 系统软件设计 . - 4 - 3.1 软件整体设计 - 4 - 3.2 测量模块 - 7 - 4 系统测试与总结 . - 8 - 4.1 系统测试 . - 8 - 4.2 总结体会 . - 10 - 参考文献 . - 11 - 附录. - 12 - 1 概述 1.1 数字滤波器的研究现状 20 世纪 60年代起由于计算机技术、集成工艺和材料工业的发展,滤波器发 展上了一个新台阶,并且朝着低功耗、高精度、小体积、
2、多功能、稳定可靠和价 廉方向努力,其中小体积、多功能、高精度、稳定可靠成为70 年代以后的主攻 方向。导致 RC 有源滤波器、数字滤波器、开关电容滤波器和电荷转移器等各 种滤波器的飞速发展,到70 年代后期,上述几种滤波器的单片集成已被研制出 来并得到应用。 80 年代,致力于各类新型滤波器的研究,努力提高性能并逐渐 扩大应用范围。 90 年代至现在主要致力于把各类滤波器应用于各类产品的开发 和研制。当然,对滤波器本身的研究仍在不断进,在国内外的研究中,设计FIR 滤波器所涉及的乘法运算方式有:并行乘法、位串行乘法和采用分布式算法的乘 法。并行乘法运行速度快,但占用的硬件资源极大。如果滤波器的
3、阶数增加,乘 法器位数也将变大, 硬件规模将变得十分庞大。 位串行乘法器的实现方法主要是 通过对乘法运算进行分解, 用加法器来完成乘法的功能, 也即无乘法操作的乘法 器。位串行乘法器使得乘法器的硬件规模达到了最省,但是由于是串行运算, 使 得它的运算周期过长,运算速度与硬件规模综合考虑时不是最优的。 1.2 论文主要完成的工作 本文主要应用软件设计FIR 数字滤波器,并对所设计的滤波器进行仿 真。应用 DSP 集成开发环境 CCS 调试汇编程序,用TMS320C5402 来实现了 FIR 数字滤波。具体内容有: (1) 研究数字滤波器的基本理论和实现方法,从原理上理解和分析数字 滤波器,并通过
4、对数字滤波器的结构和设计方法的学习,为设计数字滤波器奠定 理论基础。 (2) 研究 FIR 数字滤波器的设计方法,及如何用滤波器设计工具设计各 种类型的数字滤波器,并进行仿真和分析。 (3) 对数字滤波器的 DSP 实现进行研究。 沈阳理工大学信息科学与工程学院DSP 课程设计报告 - 1 - 2 系统硬件设计 2.1 系统设计方案 FIR 滤波器的设计方法主要有窗函数设计法和频率抽样设计法等,其中窗函 数设计法是最基本的设计方法。 在设计 FIR 滤波器中,一个最重要的计算就是加 窗,采用矩形窗是最直接和简便的方法,但采用矩形窗存在较大的Gibbis 效应, 且矩形窗的第一旁瓣与主瓣相比仅衰
5、减13 dB,因此实际设计中一般采用其他窗 函数。主要介绍几种常用的窗函数和频率抽样设计法等。 利用窗函数设计 FIR (一)窗函数法的基本思想 窗函数设计的基本思想是要选取某一种合适的理想频率选择性滤波器,然后 将它的脉冲响应截断以得到一个线性相位和因果的FIR 滤波器。 因此这种方法的 重点在于选择某种合适的窗函数和一种理想滤波器。对于给定的滤波器技术指 标,选择滤波器长度和具有最窄主瓣宽度和尽可能小的旁瓣衰减的某个窗函数。 (二)几种常用的窗函数 工程中比较常用的窗函数有:矩形窗函数、三角窗函数、汉宁窗函数、海明 窗函数、布莱克曼窗函数和凯塞窗函数。 窗函数的选择原则是: (1)具有较低
6、的旁瓣幅度,尤其是第一旁瓣幅度: (2)旁瓣幅度下降速度要大,以利增加阻带衰减; (3)主瓣的宽度要窄,以获得较陡的过渡带。 通常上述三点很难同时满足。 当选用主瓣宽度较窄时, 虽然得到较陡的过渡 带,但通带和阻带的波动明显增加;当选用最小的旁瓣幅度时, 虽能得到匀滑的 幅度响应和较小的阻带波动, 但过渡带加宽。 因此,实际选用的窗函数往往是它 们的折衷。在保证主瓣宽度达到一定要求的条件下,适当牺牲主瓣宽度来换取旁 瓣波动的减少。 沈阳理工大学信息科学与工程学院DSP 课程设计报告 - 2 - 表 2.1 几种常用的窗函数对比 窗函数旁瓣峰值衰减过渡带阻带最小衰 减 矩 形 窗-13 N 4
7、-21 三 角 形-27 N 8 -25 汉宁窗-31 N 8 -44 海 明 窗-41 N 8 -53 布 莱 克 曼 窗-57 N 12 -74 凯 瑟 窗-57 N 10 -80 比较可得: 凯塞窗可提供变化的过渡带宽,通过改变B 的值可达到最陡的过渡带: 凯塞窗具有与海明窗相匹敌的特性,通过调整 p 的值,可将凯塞窗完全等价 海明窗; 凯塞窗最大旁瓣值比主瓣约低80dB, 在所有的窗函数中旁瓣抑制度最高2。 2.2.2用频率抽样法设计FIR 滤波器 所谓频率抽样法就是从频域出发,根据频域的采样定理, 对给定的理想滤波 器的频域响应进行等间隔采样。 )()( )2( kHeH d N k
8、w jw d (2.2) 其中 k=0,1,2N-1 把)(kH d 当作待设计的滤波器频率响应的采样值)(kH,通过下式可以求出滤 波器的系统函数)(zH和频率响应)( jw eH: 1 0 1 1 )( )1)( 1 ()( N k k N N ZW kH Z N ZH(2.3) 1 0 ) 2 ()()( N k jw k N wkHeH(2-3)(2.4) 沈阳理工大学信息科学与工程学院DSP 课程设计报告 - 3 - N j N N jw eW e w wN N w 2 2 1 ) 2 sin( ) 2 sin( 1 )( 其中,)(w是一个内插函数: (2.5) 由于频谱的有限个采
9、样值恢复出来的频率响应实际上是对理想频率响应的 逼近,因此,这种方法必然有一定的逼近误差。若被逼近的频率响应比较平滑, 则各采样点之间的逼近误差较小;反之,则逼近误差较大。 2.2 主控模块 TMS320C5402 的主要特性 : T MS320C5402 是 T I 公司于 1996 年推出的一种定点 DSP 芯片, 采用先进 的修正哈佛结构和8 总线结构 , 使处理器的性能大大提高。 其独立的程序和数据 总线, 允许同时访问程序存储器和数据存储器, 实现高速并行操作。例如, 可以 在一条指令中 , 同时执行 3 次读操作和 1 次写操作。TMS320C5402 的运行速度 为 40MIPS
10、 ( 每秒执行 40 百万条指令 ) 。指令周期为25ns。此外 , 还可以在数 据总线与程序总线之间相互传送数据。从而使处理器具有在单个期内同时执行算 术运算 , 逻辑运算 , 位移操作 , 乘法累加运算以及访问程序和数据存储器的强大 功能。包括 : CPU, 总线, 存储器,在片外围电路 , 串行口 , 以及外部总线接口等部 分组成。 1 CPU 40 位算数逻辑运算单元 ( ALU ) , 包括 1 个 40 位桶形移位寄存器和2 个独 立的 40 位累加器。17 位 X 17 位并行乘法器 , 与 40 位专用加法器相连 , 用 于非流水线式单周期乘法/ 累加( MAC) 运算。比较,
11、 选择, 存储单元 ( CSSU) , 用 于加法 /比较选择。双地址生成器 , 包括 8 个辅助寄存器和2 个辅助寄存器算数 运算单元 ( ARAU ) 。 2、总线结构 程序总线 ( PB) 传送取自程序存储器的指令代码和立即数。3 条数据总线 ( CB, DB 和 EB) 将内部各单元连接在一起。 4 条地址总线 ( PAB, CAB, DAB 和 EAB )传送执行指令所需的地址。 3 存储器 沈阳理工大学信息科学与工程学院DSP 课程设计报告 - 4 - 192K 字可寻址存储空间( 64K 字程序存储器 , 64K 字数据存储器 , 以及 64K 字 I/ O 空间) 。片内 2K
12、 字 ROM。片内 10K 字双存取 RAM 。 4 在片外围电路 用来周期产生中断的定时器。 8 位主机接口 ( HPI) , 用来与主设备或主处理 器接口。一个自动缓冲串口( BSP) 和时分多路串行口 ( TPM) , 都可用作标准同 步串口。 3 系统软件设计 3.1 软件整体设计 FIR 滤波器的实现结构有以下几种形式 (1) 直接型结构 该种结构实现时需 N 个乘法器、N-1 个延迟器和 N-1 个加法器。结构图 如下: 图 3.1 直接型结构图 (2) 级联型结构 FIR 系统函数 H(z)是 z -1 的 N-1 次多项式,其分解为实系数二阶因子的乘积 形式为: H(z)= N
13、c k1 (0k+1kz -1+ 2kz -2) 根据上式就可画出级联结构如下图。其中Nc 为 N/2 的最大整数。该结构 即是把 H(z)的共轭零点或两个单个零点组成基本二阶节,H(z)为基本二阶因子的 子系统函数积。 沈阳理工大学信息科学与工程学院DSP 课程设计报告 - 5 - 图 3.2 级联型结构图 从图 3.2 中可看出,每个二阶因子用直接型实现,每一节控制一对零点,便 于传输零点的控制。但系数1k 的个数比h(n)的个数多,其乘法次数比直接型 多。 (3) 线性相位型结构 线性相位特性是指滤波器对不同频率的正弦波所产生的相移和正弦波的频 率成直线关系。 在滤波器通带内的信号通过滤
14、波器后,除了由相频特性的斜率决 定的延迟外,可以不失真地保留通带以内的全部信号。 线性相位的因果的FIR 系统的单位取样响应具有如下特性 h(n)=h(N-1-n) 当 N 为偶数时,式变为 H(z)= 1 2 0 N n h(n)z -n +z -(N-1-n) 当 N 为奇数时,此式为 H(z)= 1 2 0 N n h(n)z -n +z -(N-1-n) +h( 2 1N )z -( 2 1n ) 由上面两个式子可知 :实现直接形式的结构网络只需要N/2(N 为偶数 )或(N 十 1)/2 次乘法 (N 为奇数 ),利用 h(n)的对称比直接卷积形式少用一半的乘法器。 图 3.3 N为
15、偶数,线性相位结构 沈阳理工大学信息科学与工程学院DSP 课程设计报告 - 6 - 图 3.4N为奇数,线性相位结构 (4) 频率取样结构 系统函数 H(z)在单位圆上作 N 等分取样的值得到h(n)的离散傅立叶变换值H(k): H(k)=H( W k N )=|H(k)|e kj)( = 1 0 N n h(k) e kn N j 2 根据内插公式,得 H(z)= N 1 (1-z -N) 1 0 N k zW k N kH 1 1 )( 上式即为频率取样结构的系统函数其中, W k N e k N j 2 ,H(k)为单位圆上 的频率取样值。可见,该系统是由一个子FIR 系统 (1-z-N
16、)和一个子IIR 系统 1 0 N k zW k N kH 1 1 )( 级联组成的。 图 3.5 频率取样结构图 FIR滤波器的实现方法 数字滤波器的实现方法一般有以下几种 (1) 用计算机软件实现 软件实现方法即是在通用的微型计算机上用软件实现。利用计算机的存储 沈阳理工大学信息科学与工程学院DSP 课程设计报告 - 7 - 器、运算器和控制器把滤波所要完成的运算编成程序通过计算机来执行,软件可 由使用者自己编写, 也可以使用现成的。 但是这种方法速度慢, 难以对信号进行 实时处理,虽然可以用快速傅立叶变换算法来加快计算速度,但要达到实时处理 要付出很高的代价。 (2) 采用DSP(Dig
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 DSP FIR 滤波器 设计 报告 要点
链接地址:https://www.31doc.com/p-5207598.html