半导体-第十六讲-新型封装.ppt
《半导体-第十六讲-新型封装.ppt》由会员分享,可在线阅读,更多相关《半导体-第十六讲-新型封装.ppt(47页珍藏版)》请在三一文库上搜索。
1、新型封装技术,第十五讲,上海应用技术学院,电子产品与微电子制造 三维电子封装技术 层间互连技术 高密度键合互连技术,主要内容,电子产品是智能化商品,发光 发声 发热 电 电磁波 运动 化学反应,光信息 声信息 电磁信息 热信息 压力 位移 化学环境,大脑 心脏,信息系统,执行系统,感知系统,情报收集 信息储存 信息处理 信息指令,能量系统,能量供给 散热系统,信息 能量,信息 能量,向人体一样包含两大系统:神经网络+血液循环,电子产品与微电子制造,电子产品的核心是集成电路,晶体管(脑细胞) 二极管、三极管,集成电路,电路(神经网络) 各种布线、各种互连,高度集成,微电子产品的基本构成与互连的关
2、系,互连作用,微纳互连在电子产品中的作用,印刷线路板(PCB),晶体管制造与互连 30-500纳米,封装体内互连 5-50微米,基板上互连 50-500微米,仪器设备内互连 1000微米,半导体芯片,仪器设备组装,电子封装,印刷板上组装,硅片制造,集成电路制造中的各级互连,摩尔定律已接近极限,集成与封装的三维化,芯片特征尺寸减小,特征尺寸趋于极限,三维电子封装技术,今后发展趋势:三维集成与封装,SIPSystem in Package,三维集成与封装的主要方法,硅通孔(TSV)叠层 短距离互连 多种芯片集成 实现高密度 更低成本,器件内置多层基板 无源器件集成 MEMS器件集成 多种芯片内置
3、实现高密度,(摘自2007STRJ报告),典型的3D-封装产品示意图,TSV堆叠结构,器件内置多层基板,TSVThrough Silicon Via,传统打线方法,TSV使晶圆与封装厂合作变得更紧密,晶圆制造,电子封装,PCB微组装,晶圆制造,电子封装,基板,晶圆制造,电子封装,1990 System on Board,1990 2D-System in Package, 22-32nm 3D-System Integration,POP,SoC,TSV,由单品的高密度,小型化向多功能系统集成化发展,由分散独立向技术交叉,紧密合作,共同开发发展,晶圆制造,电子封装,基板,2000 45-130
4、nm,3D-System in Package,WB-3D,MCM,BGA,TSV-3D,三维封装市场需求及市场规模,最近数年,用于TSV封装的晶圆数量将成倍增加,迫使铜互连材料的需求量进一步攀升,CSCM (Chip Scale Camera Module) WLP,TSV在微摄像头(CIS)上的应用,东芝,TSV-3D封装中的关键技术,硅孔制作 绝缘层、阻挡层和种子层沉积 硅孔导电物质填充 晶圆减薄 晶圆键合,各工艺所占成本比例,在TSV-3D封装技术中,以铜互连材料及工艺为主的通孔填充和芯片叠层键合在制造成本中所占比例最高,分别达40%,34%,是三维封装中的关键技术,日本权威机构预测的
5、制造成本构成,TSV硅孔镀铜技术,低温固态键合技术,材料可靠性,微凸点技术,新型无铅焊料研究开发,层间互连技术 高密度键合技术,TSV-3D封装中的关键技术,湿法刻蚀,基于KOH 溶液 低刻蚀温度、低制造成本、适合于批量生产 但由于KOH 溶液对硅单晶的各向异性腐蚀特性,其刻蚀的孔非垂直且宽度较大,只能满足中低引出脚的封装。,激光加工,依靠熔融硅而制作通孔,故内壁粗糙度和热损伤较高; 大规模制作通孔有成本优势; 可以不需要掩膜版。,深层等离子体刻蚀工艺( DRIE),孔径小( 5m) 、纵深比高的垂直硅通孔; 与IC 工艺兼容; 通孔内壁平滑, 对硅片的机械及物理损伤最小; 制作成本较高。,典
6、型的DRIE工艺,SF6可以对Si进行快速各向同性的刻蚀; C4F8则沉积在上一步刻蚀的孔洞表面用以保护侧壁; 沉积在孔洞底部的C4F8聚合物将被去除,使用SF6进行下一步的刻蚀。,三种硅通孔制作手段比较,晶圆减薄,TSV要求芯片减薄至50微米甚至更薄,硅片强度明显下降,并出现一定的韧性; 尽量小的芯片损伤,低的内应力,防止晶圆翘曲; 机械研磨+湿法抛光。,研磨、抛光和刻蚀,首先用直径9微米氧化铝粉末研磨2h,减薄至70微米; 直径0.3微米氧化铝粉末抛光1h,并减薄至3040微米; 采用旋转喷射刻蚀除去受损部分并释放研磨和抛光中产生的内应力。,旋转喷射刻蚀所用的喷头,RIE和Backside
7、 Processing,旋转喷射刻蚀后孔底部距硅片表面只有35微米,经过反应离子刻蚀(RIE)之后露出表面; 经光刻和湿法刻蚀使孔底部的铜暴露出来,为下一步的互连做准备。,旋转喷射刻蚀后的硅片,左、右边分别为清洗前和清洗后。,三维叠层封装是今后电子封装技术发展的必然趋势 通过硅通孔镀铜互连的TSV封装将成为三维封装技术的主流,特征尺寸进入130纳米以下后,已全部采用大马士革镀铜互连工艺 镀铜互连的层数逐年增加,目前已普遍达到9-12层,芯片间(TSV)铜互连技术:,芯片上层间铜互连技术:,芯片上层间铜互连,基板内层间铜互连,硅片间铜互连(TSV),基板内层间铜互连技术,基板内的多层化和芯片、器
8、件内置需要大量的铜互连技术,层间互连技术超填充镀铜,Via last 镀铜填充,Via first 多晶硅填充,Via last 电镀填充(Cu,Ni/Au) 微镜头就是采用此方法,TSV硅孔导电物质填充方法,通过两种以上的添加剂实现高深宽比填充,不允许产生空洞。普通添加剂很难获得满意效果,难点之一:特殊的填充机制,镀铜互连技术最大难点,从TSV数百微米的硅孔,到大马士革铜互连的数十纳米,需要采用不同的添加剂,难度非常大,难点之二:填充尺寸跨度大,镀铜互连技术最大难点,大马士革镀铜,要求每分钟镀一片,TSV要求20分钟以内,业内有采用甲基磺酸铜的倾向,难点之三:较高的沉积速率,TSV硅孔的孔内
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 半导体 第十六 新型 封装
链接地址:https://www.31doc.com/p-5519082.html