姜书艳 数字逻辑设计及应用 13.ppt
《姜书艳 数字逻辑设计及应用 13.ppt》由会员分享,可在线阅读,更多相关《姜书艳 数字逻辑设计及应用 13.ppt(32页珍藏版)》请在三一文库上搜索。
1、1,Chapter 6 Combinational Logic Design Practices (组合逻辑设计实践),Documentation Standard and Circuit Timing (文档标准和电路定时) Commonly Used MSI Combinational Logic Device (常用的中规模组合逻辑器件),Digital Logic Design and Application (数字逻辑设计及应用),诉忽辊响体挠袄贷租靖稽缅赃掇苫话质辰判咏耘桶悸惠责约尔帚芬白同渡姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,2,Review of
2、Last Class (内容回顾),6.1 Documentation Standard (文档标准) Signal Name and Active Level (信号名和有效电平) Bubble-to-Bubble Logic Design (“圈到圈”逻辑设计),Digital Logic Design and Application (数字逻辑设计及应用),涕盆栽儿桶批虾析僚嵌赌则囊纲撅据雪诛化煞无并挤牺夯洁拾狭堰鼓皆趋姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,3,6.2 Circuit Timing (电路定时) Propagation Delay (传播延迟)
3、 Timing Analysis (定时分析) Timing Diagram (定时图),Review of Last Class (内容回顾),Digital Logic Design and Application (数字逻辑设计及应用),晾钦轨廖靴紧箍琳拘完傀啊门逮媒脐附帖湘揩廊莲权埋此付颗菜贾绸耸仔姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,4,开关状态:1闭合、0断开 灯的状态:1亮 、0不亮,逻辑与:当且仅当所有输入条件都有效时,输出状态才有效。,开关状态:0闭合、1断开 灯的状态:0亮 、1不亮,F = A + B = ( A B ),Review of L
4、ast Class (内容回顾),Digital Logic Design and Application (数字逻辑设计及应用),霄淬槛然屠乱减呕味晶免诌悔棕院源伯谷触世师绽毯冰代泉感联仗棱轧就姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,5,开关的有效状态:闭合 灯的有效状态:亮,有反相圈的引脚 表示低电平有效,给定逻辑功能只在符号框的内部发生,Review of Last Class (内容回顾),Digital Logic Design and Application (数字逻辑设计及应用),拦卤爽朵脾郎诬症钎名熟罢汰棉牲肋烫允旭湖萧挪础浇闷大钠汹乎略尚匙姜书艳 数
5、字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,6,Decoders (译码器) Encoders (编码器) Multiplexers (多路复用器) Parity Circuits (奇偶校验) Comparators (比较器) Adders (加法器),Commonly Used MSI Combinational Logic Device(常用中规模组合逻辑器件),Input Code Word,Output Code Word,Digital Logic Design and Application (数字逻辑设计及应用),孺探桃峰舷蛾喉落媳抖矣督式辐夸炯宵敲唬屈改场梗臼伶
6、吞今抬迫嗜胶涧姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,7,6.4 Decoder(译码器),Binary Decoder (二进制译码器),Yi = EN mi,当使能端有效时 Yi = mi,Truth Table for a 2-to-4 Binary Decoder,Digital Logic Design and Application (数字逻辑设计及应用),刁缀供灵炔蔽掳驰真棉拄争貉向景渗雹衣钵噶键爷卸绕饯沦厢垂栅卞恢朗姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,8,The 74x139 Dual 2-to-4 Decoder (双2
7、-4译码器74x139),74x139,1 X X 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 1,Truth Table for One-half of a 74x139 Dual 2-to-4 Decoder,衰盗观确充公水逾与佬灿阶粪期篙哈译剔捅窍祝冶怠淖旅殃窍十讨吨炳笆姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,9,74x139,Digital Logic Design and Application (数字逻辑设计及应用),譬辽间企女浸半矗悠睦耍堵载立蓖叉粕儒喜驰仑草姜弓浴氧波鸵炸匿
8、徽薛姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,10,Yi = EN mi,Yi_L = Yi = ( EN mi ),EN = G1 G2A G2B = G1 G2A_L G2B_L,Digital Logic Design and Application (数字逻辑设计及应用),弛霖放广减要盅绊炯长莎宋帅镶誓仅汀棋瘦找维钳篙迫层峻马厉扎垣怯兵姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,11,用74x138设计4-16译码器,思路: 16个输出需要 片74x138?,任何时刻只有一片在工作。 4个输入中, 哪些位控制片选 哪些位控制输入,Casca
9、ding Binary Decoders (级联二进制译码器),汽菌旨点街阂朴互哪甥袄柳擒绣惋盏尺聘慧妈妻属鹏九黍鹊莹苑纳纠萌盅姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,12,Consider: How to make a 5-to-32 Decoder with 3-to-8 Decoder? (思考:用74x138设计 5-32 译码器) How many 74x138 chips to be used with 32 outputs? (32个输出需要多少片74x138 ?) Control that only one chip works in any time
10、 (控制任何时刻只有一片工作) Use the Enable Inputs (利用使能端),Digital Logic Design and Application (数字逻辑设计及应用),丧刘郑误泽缆苏库喝搀搞件屠婉含寒谁瓜撂垒虫饥苏弃边钵京基趟盾祸入姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,13,Consider: How to make a 5-to-32 Decoder with 3-to-8 Decoder? (思考:用74x138设计 5-32 译码器),Control inputs of three low-order bits of a 5-bit co
11、de word (5个输入的低3位控制输入) Control chips of two high-order bits of a 5-bit code word (5个输入的高2位控制片选) Use 2-to-4 Decoder ( 利用 2-4 译码器),Figure 6-37,Digital Logic Design and Application (数字逻辑设计及应用),迷塌翘宪窜菌捧科院鹰蠢里购纱视咙瘤颧姥狠手寸蔼匀粪涨霹怜叼炭兄子姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,14,补充:用译码器和逻辑门实现逻辑函数,F = (X,Y,Z) (0,3,6,7) =
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 姜书艳 数字逻辑设计及应用 13 数字 逻辑设计 应用
链接地址:https://www.31doc.com/p-5867901.html