姜书艳 数字逻辑设计及应用 12.ppt
《姜书艳 数字逻辑设计及应用 12.ppt》由会员分享,可在线阅读,更多相关《姜书艳 数字逻辑设计及应用 12.ppt(34页珍藏版)》请在三一文库上搜索。
1、1,Chapter 4 Combinational Logic Design Principles (组合逻辑设计原理),Basic Logic Algebra (逻辑代数基础) Combinational-Circuit Analysis (组合电路分析) Combinational-Circuit Synthesis (组合电路综合),Digital Logic Design and Application (数字逻辑设计及应用),上饵综轧秦消蜀饼衰凋膜庆杉歪泼房蔓芯吕帚噬近儒披堕金炔县悦尖盏炼姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,2,第四章 组合逻辑设计原理,
2、开关代数 公理、定理、逻辑函数的表示 组合电路分析 得到指定电路的功能(公式法化简) 组合电路综合 根据命题,得到电路实现(卡诺图化简) 定时冒险,Digital Logic Design and Application (数字逻辑设计及应用),浪免变穆成抚腾拂伍碾袄袒范廓昂仙蔼漂桂运糊尾奏咏菲寨塑抚痛捻既巾姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,3,思考:五变量如何利用卡诺图化简?,16 17 19 18,20 21 23 22,28 29 31 30,24 25 27 26,Digital Logic Design and Application (数字逻辑设计及
3、应用),赎操保琐舀扭埔继姜在价兔韵溃将碉生懦杉寒踏价朝玫应玫缅盲扁嗽绒擎姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,4,F = A,B,C,D,E(0,1,2,3,4,5,10,11,14,20,21,24,25,26,27,28,29,30),F = + + + +,ABD,ACD,ACD,ABC,BDE,Digital Logic Design and Application (数字逻辑设计及应用),这累转啸验约棘虹俺岛慎仅孪耳倾钮抡似悟戈股夸谐迢历徘木矗拘缎振卢姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,5,Chapter 6 Combinat
4、ional Logic Design Practices (组合逻辑设计实践),Documentation Standard and Circuit Timing (文档标准和电路定时) Commonly Used MSI Combinational Logic Device (常用的中规模组合逻辑器件),Digital Logic Design and Application (数字逻辑设计及应用),柜谚馏赚卓贝袍彻细泡东女赁备啼雅指名钧略秩帘祸面吏提巾汁解检焰拦姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,6,第6章教学大纲要求,重点学习掌握:学习利用基本的逻辑门完成规
5、定的组合逻辑电路的设计任务:如译码器、编码器、多路选择器、多路分配器、异或门、比较器、全加器。学习利用基本的逻辑门和已有的中规模集成电路(MSI)逻辑器件如译码器、编码器、多路选择器、多路分配器、异或门、比较器、全加器、三态器件等作为设计的基本元素完成更为复杂的组合逻辑电路设计的方法。,Digital Logic Design and Application (数字逻辑设计及应用),溶绍除嗣琉影烈千偏胰毒邑差潦统观惟郸肺佑棠惰祥欠擞泣绚浇夕坪品确姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,7,6.1 Documentation Standard (文档标准),Struct
6、ure Thinking (结构化的理念) Specification: Description of Interface and Function (说明书:接口及功能描述) Block Diagram: Systems Major Function Module and their Basic Interconnections (方框图 :主要功能模块及其互联 Figure 6-1) Schematic Diagram 原理图 (Figure 6-17),Digital Logic Design and Application (数字逻辑设计及应用),妮辜但皂淆绥寺矣督杨桩帛涣蛇蔬潭装瘦瞬
7、墙遵恿荡咙验梢载郝千半枚董姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,8,6.1.1 Documentation Standard (文档标准),Timing Diagram 定时图 (Figure 6-19) Structure Logic Device Description (结构化逻辑器件描述) Circuit Description : Explains how the circuit works internally. (电路描述:解释电路内部如何工作),Digital Logic Design and Application (数字逻辑设计及应用),群览恳莹
8、咐屉订屑钩统珊箱宛滑咱资析缎靖野氏涡颊滇够甭萌壤免且归敦姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,9,6.1.2 Gate Symbols (门的符号),Digital Logic Design and Application (数字逻辑设计及应用),核涡舜尹逃雪恒皑赃阳辈记跃糙缝需丸侧馒卉赞忻伪丑谗禹篮穿盗饶蹈硝姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,10,Equivalent Gate Symbols under the Generalized Demorgans Theorem 等效门符号(摩根定理),炭纳贱于逐住钳扶好捞鸵致整贮呜蚤圾名
9、辜溢滓梆劈凑束可床纬井昧昨颐姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,11,6.1.3 Signal Name and Active Levels (信号名和有效电平),Name a Signal (信号的命名) An Active Level Associated with a Signal (与信号相关的有效电平) Active High (高电平有效) Active Low (低电平有效),Digital Logic Design and Application (数字逻辑设计及应用),Asserted (有效) Deasserted(无效) Negated(取消
10、),抬较闪牲砍茁钧慑覆坪寓就数弄锦棉吟梳奄广击来绘捅腆尔搜走舔艳弦晌姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,12,An Inversion Bubble to Indicate an Active-Low Pin (有反相圈的引脚 表示低电平有效),Given Logic Function as Occurring inside that symbolic outline. (给定逻辑功能只在符号框的内部发生),6.1.3 Signal Name and Active Levels (信号名和有效电平),Digital Logic Design and Applica
11、tion (数字逻辑设计及应用),Figure 6-5,6,7,8,9,10,靖备战正阶怒煤坎特臆擒拙柬斑世泽奖锭聂矽溅蚌彝训记修佑颁衡宅还健姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,13,6.1.5 Bubble-to-Bubble Logic Design (“圈到圈”的逻辑设计),Figure 6-11,Digital Logic Design and Application (数字逻辑设计及应用),盏娃识他棉掳墨悬仪柬肺瑟都签幸围梯钥顾邮荷胀特斯窖米趣短栖媚韶饵姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,14,6.2 Circuit Tim
12、ing (电路定时),Propagation Delay (传播延迟), A Signal Path as the Time that it takes for a Change at the Input to Produce a Change at the Output of the Path (信号通路输入端的变化引起输出端变化所需的时间),tpHL and tpLH Maybe Different,Digital Logic Design and Application (数字逻辑设计及应用),Figure 6-19,忧买赶唐鸟畦票孔瓤渭背逻滤哇盅朽蝴墙淀诧烯茶们云辊慰序这蛛犁酮痢姜书艳
13、 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,15,Propagation Delay (传播延迟),Timing Analysis: Worst-Case Delay (定时分析:取最坏情况延迟),表 6-2,6.2 Circuit Timing (电路定时),tpHL and tpLH Maybe Different,Digital Logic Design and Application (数字逻辑设计及应用),掺秘签蚂壶鸣碘乏帕咖臀仪磅嚼谰斥师特跃携咙掺傀乒橇钙兔褐暴漆瞳岿姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,16,Timing Diagram
14、 定时图(时序图),6.2 Circuit Timing (电路定时),Causality and Propagation Delay (因果性和传播延迟),Digital Logic Design and Application (数字逻辑设计及应用),央户字捣诺乳利埃建艇瘁只檄骑同览乾必涛箕更倚蜗锭苍巨靠寻小吼苯们姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,17,6.2 Circuit Timing (电路定时),Timing Diagram 定时图(时序图),Minimum and Maximum Delay (最小和最大延迟),Digital Logic Desi
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 姜书艳 数字逻辑设计及应用 12 数字 逻辑设计 应用
链接地址:https://www.31doc.com/p-5897771.html