可编程逻辑器件实验报告完整版.docx
《可编程逻辑器件实验报告完整版.docx》由会员分享,可在线阅读,更多相关《可编程逻辑器件实验报告完整版.docx(14页珍藏版)》请在三一文库上搜索。
1、2012 秋可编程逻辑器件课程设计报告报告题目:数字钟实验报告姓名学号邮箱成绩组长组员.1 设计内容概述1.1功能概述 :一个具有计秒、计分、复位的数字钟,数字钟从0 开始计时,计满 60 秒后自动清零,分钟加 1,最大计时显示 59 分 59 秒。用 A7 按键作为系统时钟复位,复位后全部显示 00 00 ,重新开始计时。1.2输入输出接口:NET clkLOC = B8; NET dula0LOC = L14; NET dula1LOC = H12;NET dula2LOC = N14; NET dula3LOC = N11; NET dula4LOC = P12;NET dula5LOC
2、 = L13;NET dula6LOC = M12; NET dula7LOC = N13;NET rstLOC = A7;NET wela0LOC = F12; NET wela1LOC = J12;NET wela2LOC = M13; NET wela3LOC = K14;2 系统框图及模块划分采用自顶向下分层设计思想的大概设计示意图如下 :计时器秒计数分计数动态显示60进制.3 组员任务划分1:负责本课题的开展,组织,协调及任务分配与安排问题,查找课题相关资料,完成主程序,及接口控制文件的编写。2:完成分频器模块的程序编写,以及最后的报告整理。3:查找课题相关资料,参与子程序计数器模块
3、的编写。4:完成数码管部分程序的编写,并完成程序的仿真及测试。4 各模块详细设计4.1模块 1:分频器4.1.1 功能:分频器,能将高频脉冲变换为低频脉冲,它可由触发器以及计数器来完成。由于一个触发器就是一个二分频器,N 个触发器就是2N个分频器。如果用计数器作分频器,就要按进制数进行分频。例如十进制计数器就是十分频器, M进制计数器就为 M分频器。 一般使用的石英晶体振荡器频率为 32768HZ,要想用该振荡器得到一个频率为 1HZ的秒脉冲信号,就需要用分频器进行分频,分频器的个数为 2N=32768HZ,N =15即有 15 个分频器。这样就将一个频率为32768HZ的振荡信号降低为1HZ
4、的计时信号,这样就满足了计时规律的需求:60 秒=1 分钟, 60 分=1 小时。.输入输出接口定义表 1 模块 1 输入输出接口定义信号名称方向位宽说明rclkin1系统时钟rstin1系统复位信号 ,低有效dclkout1分频输出4.1.2 模块详细设计思路:分频器模块用 verilog 语言实现采用“计数 - 翻转”的方法。在模块中 , 当计数变量计数至某一值 n 时输出信号翻转一次 , 如此循环 , 便可以输出占空比为 50%的方波信号 , 设计程序为 :module DIV_FRE(rclk,dclk,rst);input rclk;input rst;output dclk;reg
5、 dclk;parameter DIV=50;reg25:0 buff=26d0;always (posedge rclk or posedge rst)beginif(rst)beginbuff=0;dclk=0;endelsebeginif(buff=DIV-1)beginbuff=0;dclk=1;end.elsebegindclk=0;buff=buff+1;endendendEndmodule4.2模块 2:计数器4.2.1 功能:4.2.2 计时器包括分计数、秒计数,其中秒计数变化的频率和 1Hz时钟信号的频率是一样的。 在时钟运行的过程中有几个时间节点是需要特别注意的: 59 秒
6、、 59 分 59 秒,这两个时刻将会产生进位, 59 分 59 秒这个时刻时间将会归零,只要注意这几个时刻的判断并采取相应的措施便可完成正常的计数。表 2 模块 2 输入输出接口定义信号名称方向位宽说明clkin1系统时钟rstin1系统复位信号 ,低有效numout1计数输出4.2.3 模块详细设计思路:本设计中计时器模块完全采用 verilog 语言描述 , 计时器的基本原理是利用两个模 60 计数器 , 串连工作 , 同时采用一个时钟统一控制。其程序如下:module counter_num(clk,num,.rst);input clk;input rst;output3:0 num
7、;reg3:0 num=4d0;parameter COUNTER=10;initialbeginnum=4d0;endalways (posedge clk or posedge rst)beginif(rst)beginnum=4d0;endelsebeginif(num=COUNTER-1)num=4d0;elsenum=num+1;endendEndmodule4.3模块 3:数码管4.3.1 功能:动态显示时间数据,前两位表示分,后两位表示秒。4.3.2设计思路:动态显示 4 位数据时,需要一个 4 选 1 数据选择器、一个 16 选 4 数据选择器,和一个 7 段显示译码器协调工作
8、。 4 选 1 数据选择器的作用是选择点亮的数码管, 16 选 4 数据选择器的作用是选择对应数码.管应该输出的数据, 7 段显示译码器的作用是对BCD码进行译码, 便于数码管显示。分为控制部分和计数部分。控制模块:module digit_num_fluid_display_4bit(clk,num0,num1,num2,num3,wela,dula,rst );input clk;input rst;input3:0 num0;input3:0 num1;input3:0 num2;input3:0 num3;output3:0 wela;output7:0 dula;wire3:0 nu
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 可编程 逻辑 器件 实验 报告 完整版
链接地址:https://www.31doc.com/p-6203505.html