FPGA配置.ppt
《FPGA配置.ppt》由会员分享,可在线阅读,更多相关《FPGA配置.ppt(38页珍藏版)》请在三一文库上搜索。
1、1,1. FPGA配置,配置(configuration)是对FPGA的内容进行编程的过程。每次上电后都需要进行配置是基于SRAM工艺FPGA的一个特点,也可以说是一个缺点。FPGA配置过程如下:,外部电路将配置数据载入片内配置RAM中,外部电路,FPGA配置完成,配置 RAM,配置RAM中的配置数据: 用于控制FPGA内部可编程的内部逻辑、内部寄存器和I/O寄存器初始化,I/O驱动器使能等。之后FPGA进入用户模式。,2,1.1 FPGA配置方式 根据FPGA在配置电路中的角色,可以将配置方式分为三类: 1.FPGA主动串行(AS-Active Serial)方式 2. JTAG方式 3.
2、FPGA被动(Passive)方式,配置数据,FPGA主动串行(AS)方式,1,下载工具 或 智能主机,JTAG方式,2,FPGA仅输出响应信号,FPGA被动(Passive)方式,3,3,主动(AS)方式,被动(PS)方式,被动(PS)方式,JTAG方式,4,Altera FPGA配置方式列表,Cyclone FPGA配置方式表,5,1.2 FPGA配置过程 FPGA的配置包括3各阶段:复位、配置和初始化。,复位,配置,初始化,进入 用户模式,配置过程波形图,6,Power-Up Sequence,time,volts,Power-off,Power-Up,Power-On,Device P
3、ower Sequence,POR,Configuration,Power supply ramp time, TRAMP,Device Mode,User- Mode,POR: Power-On Reset,7,2. Cyclone及Cyclone II FPGA配置,Cyclone 以及Cyclone IIFPGA使用SRAM单元来存储配置数据。FPGA中的SRAM是易失性的,每次上电之前,配置数据(或压缩的配置数据)必须重新下载到FPGA中。下面的2个条件均可使FPGA产生一次配置请求: 给FPGA重新上电; FPGA的nConfig引脚上产生一个低电平到高电平的上升沿。,8,Cyclo
4、ne及Cyclone II FPGA的配置方式包括: FPGA主动串行(AS)配置方式; FPGA被动(Passive)配置方式 ; JTAG配置方式 。 用户可以通过设置FPGA上的MSEL0、MESL1两个引脚的状态来选择配置方式。各种方式的MSEL0、MESL1设置如下表所列:,9,配置方式设置,说明: 在上表中,如果只采用一种配置方式,则可以直接将MSEL0、MESL1连接到VCC(注意要与FPGA的IO口的供电VCCIO相同)或GND; 如果需要多种配置方式,那么MSEL要用控制器(单片机、CPLD等)来控制以进行切换; MSEL管脚在配置开始前必须处于一个固定的状态,因此不能将MS
5、EL管脚悬空。,10,另外,不同型号FPGA的配置文件大小不同,下表中列出了FPGA在不压缩情况下二进制配置文件(.rbf)的最大大小。设计者可以根据配置文件的大小来选择合适的配置器件和其它存储器。并可使用压缩功能,来减小配置文件的大小。,11,2.1 主动串行配置 主动串行配置方式(AS)是将配置数据事先存储在串行配置器件EPCS中,然后在系统上电时Cyclone及Cyclone II FPGA通过串行接口读取配置数据(如果是压缩数据,还会进行解压缩处理)对内部的SRAM单元进行配置。因为上述配置过程中FPGA控制配置接口,因此通常称为主动配置方式。,12,说明: 因为FPGA上的nSTAT
6、US、CONFIG_DONE管脚都是开漏结构,所以都要接上拉电阻。FPGA的片选脚nCE必须接地。,主动串行配置的电路原理图,13,Multi-Device AS Configurations,VCC,VCC,VCC,14,串行时钟(DCLK)在配置结束后内部振荡器关闭。下表列出了DCLK的输出频率。对于Cyclone II FPGA,通过MSEL可以选择时钟为20MHz或40MHz。 配置的时间与配置文件大小以及DCLK的频率有关,关于AS方式配置时间的估算请见下一小节。,15,用户可以在QuartusII软件中选择,用哪一个时钟来进行FPGA寄存器和用户I/O口的初始化、以及是否在配置出错
7、后重新开始配置等内容。如下图所示的弹出窗口:,功能复用引脚设置,16,2.2 主动串行配置(AS)的配置时间估算 主动串行配置时间为串行配置器件数据传送到FPGA的时间,这取决于DCLK的频率以及配置文件的大小。 以Cyclone EP1C6器件为例,非压缩的.rbf格式配置文件的大小为1167216位、DCLK最低频率为14MHz(71ns),则最大配置时间为: 1167216*71ns82872336ns83ms 当DCLK的典型频率为17MHz(59ns)时,配置时间为: 1167216*59ns=68865744ns 69ms,17,如果允许配置数据压缩,由于配置时要对数据进行解压缩,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA 配置
链接地址:https://www.31doc.com/p-8571030.html