欢迎来到三一文库! | 帮助中心 三一文库31doc.com 一个上传文档投稿赚钱的网站
三一文库
全部分类
  • 研究报告>
  • 工作总结>
  • 合同范本>
  • 心得体会>
  • 工作报告>
  • 党团相关>
  • 幼儿/小学教育>
  • 高等教育>
  • 经济/贸易/财会>
  • 建筑/环境>
  • 金融/证券>
  • 医学/心理学>
  • ImageVerifierCode 换一换
    首页 三一文库 > 资源分类 > PPT文档下载
     

    模拟集成电路设计流程课件.ppt

    • 资源ID:2137320       资源大小:2.26MB        全文页数:52页
    • 资源格式: PPT        下载积分:8
    快捷下载 游客一键下载
    会员登录下载
    微信登录下载
    三方登录下载: 微信开放平台登录 QQ登录   微博登录  
    二维码
    微信扫一扫登录
    下载资源需要8
    邮箱/手机:
    温馨提示:
    用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)
    支付方式: 支付宝    微信支付   
    验证码:   换一换

    加入VIP免费专享
     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
    5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。

    模拟集成电路设计流程课件.ppt

    2019/2/20,共88页,1,Spectre/Virtuoso/Calibre 工具使用介绍,2019/2/20,共88页,2,模拟集成电路的设计流程,1.交互式电路图输入 2.电路仿真(spectre) 3.版图设计 (virtuoso) 4.版图的验证(DRC LVS) (calibre) 5.寄生参数提取(calibre) 6.后仿真 (spectre) 7.流片(gdsii),全定制,2019/2/20,共88页,3,Cadence中Spectre的模拟仿真,1、进入Cadence软件包 2、建立可进行SPECTRE模拟的单元文件 3、编辑可进行SPECTRE模拟的单元文件 4、模拟仿真的设置(重点) 5、模拟仿真结果的显示以及处理 6、分模块模拟(建立子模块) 7、运算放大器仿真实例,2019/2/20,共88页,4,一、进入Cadence软件包,登陆到服务器上后,进入adelibic5这个文件夹(如果没有这个文件夹,按照vlsi课件实验1自行拷贝) 在命令行输入 source /eva02/dept23/uwb03/.cshrc.ic23 icfb& 红色界面的IC5141窗口出现,之后ciw弹出来,2019/2/20,共88页,5,二、建立可进行SPECTRE模拟 的单元文件,主窗口分为信息窗口CIW、命令行以及主菜单。信息窗口会给出一些系统信息(如出错信息,程序运行情况等)。在命令行中可以输入某些命令。,主菜单包括: 1、File菜单 2、Tools菜单 3、Options菜单,2019/2/20,共88页,6,设计环境设置,工艺库工作站目录 /eva02/ic/BA083006/smic18/ 关联工艺库的方法 在cds.lib中加入如下语句(用Vi或Gvim编辑器) INCLUDE /eva02/ic/BA083006/smic18/cds.lib 工艺模型文件目录 /eva02/ic/BA083006/smic18/models/spectre 这个目录下有如下文件 其中ms018_v1p7*是普通器件模型文件,ms018_rf_v1p6*是RF器件模型文件,我们实验只用到普通器件,因此只需要前者,电路仿真时Spectre会自动加载这几个文件,2019/2/20,共88页,7,相关工艺参数可以在ms018_v1p7_spe.mdl文件中查到: N18: Tox=3.87n (可由此算出Cox) vth0=0.39(无衬偏效应) u0=34m P18: Tox=3.74n Vth0=-0.402 u0=8.6m lambda的选取可以参照razavi书上的lambda与L成反比, 其中L0.5um时 lambdaN0.1,lmabdaP=0.2 模型中各工艺参数定义可参考bsimset.pdf文件。,建立新库、新单元以及新视图,在CIW中,File-New-Library, 在弹出的“New Library”窗口,Name栏中:mylib 选中右下方:Attach to an existing techfile 点击OK,之后弹出图2,选smic18mmrf,点击ok 查看CIW窗口:Tools-Library Manager,在Library中应有mylib,单击它。 在Library Manager 窗口,File-New-Cellview, 在弹出的“Create New File”窗口Cell Name栏中,opam Tool栏中,选Composer-Schematic OK ,弹出新的原理图编辑窗口,Library,Cell,Schematic Symbol Layout Verilog,(View),2019/2/20,共88页,9,Library,Cell以及View的关系,1、library(库)的地位相当于文件夹,它用来存放一整个设计的所有数据,包括子单元(cell)以及子单元(cell)中的多种视图(view)。新建库时注意选择链接所用工艺pdk的techfile。 2、Cell(单元)可以是一个简单的单元,像一个与非门,也可以是比较复杂的单元(由symbol搭建而成)。 3、View则包含多种类型,常用的有schemetic,symbol,layout,calibre等等 ,新建Cellview要注意选择View的类型。,2019/2/20,共88页,10,添加元件(实例instance),在弹出的“Virtuoso Schematic Editing:”窗口中,左边为工具栏,选instance 图标(或i) 单击“Add instance”窗口Library栏最右侧Browser, 弹出“Library Browser-”窗口,Library选smic18mmrf,Cell选n18, View选symbol 在“Virtuoso Schematic Editing:”窗口, 鼠标左键单击一次,间隔一定距离再单击一次,这样就增加了2个n18元件,键撤销本次操作ESC 按照如上方法添加所需要的 NMOS与PMOS以及电阻元件以及pin,2019/2/20,共88页,11,mos管的主要参数,multiplier 表示几个管子并联数 Length 表示沟道长度 ,设计时我们按照长沟道设计L取值1um Total Width 表示总的沟道宽度 Finger Width 表示一个finger的宽度 Fingers 表示finger的个数 Total width Finger witdth × Fingers 设计时尽量使mos管接近方形,而不是长条形,2019/2/20,共88页,12,编辑完成的电路图,2019/2/20,共88页,13,一些快捷键,以下是一些常用的快捷键: i 添加元件,即打开添加元件的窗口; 缩小两倍; 扩大两倍; w 连线(细线); f 全图显示; p 查看元件属性; m 整体移动(带连接关系); shift+m 移动(不带连接关系)。,2019/2/20,共88页,14,生成symbol,进入“Virtuoso Schematic Editing:mylib nand2 schematic”窗口。 Design - Create Cellview-From Cellview 在Cellview From Cellview窗口,From View Name栏为:schematic,Tool / Data Type栏为Composer-Symbol。 OK,2019/2/20,共88页,15,三 编辑测试环境,新建1个cell名称为: Opam_test 在新的原理图窗口中调用opam的symbol 添加激励元件 所有激励元件都在 Analoglib库中,在这里用到了电源源vdc 电流源idc 正弦源vsin 以及全局符号vdd,gnd 如右图所示,2019/2/20,共88页,16,四、模拟仿真的设置(重点),Composer-schamatic界面中的Tools Analog Environment项可以打开Analog Design Environment 窗口,如右图所示。,2019/2/20,共88页,17,Analog Design Simulation菜单介绍,Session菜单,Schematic Window Save State Load State Options Reset Quit,回到电路图,保存当前所设定的模拟所用到的各种参数,加载已经保存的状态,一些显示选项的设置,重置analog artist。相当于重新打开一个模拟窗口,退出,2019/2/20,共88页,18,Setup菜单,Setup菜单,Design Simulator/directory/host Temperature Model Library Environment,选择所要模拟的线路图,选择模拟使用的模型一般有cdsSpice hspiceS spectre等,设置模拟时的温度,设置库文件的路径和仿真方式,设置仿真的环境 (后仿真时需设置),2019/2/20,共88页,19,Analyses菜单,选择模拟类型。Spectre的分析有很多种,如右图,最基本的有 tran(瞬态分析) dc(直流分析) ac(交流分析)。,2019/2/20,共88页,20,tran(瞬态分析),2019/2/20,共88页,21,dc(直流分析),dc(直流分析)可以在直流条件下对temperature,Design Variable,Component Parameter,Model Parameter进行扫描仿真,举例:对温度的扫描(测量温度系数) 电路随电源电压变化的变化曲线等,2019/2/20,共88页,22,ac(交流分析),ac(交流分析)是分析电路性能随着运行频率变化而变化的仿真。,既可以对频率进行扫描也可以在某个频率下进行对其它变量的扫描。,2019/2/20,共88页,23,其它有关的菜单项,Outputs/Setup 当然我们需要输出的有时不仅仅是电流、电压,还有一些更高级的。比如说:带宽、增益等需要计算的值,这时我们可以在Outputs/setup中设定其名称和表达式。在运行模拟之后,这些输出将会很直观的显示出来。 需要注意的是:表达式一般都是通过计算器(caculator)输入的。Cadance自带的计算器功能强大,除了输入一些普通表达式以外,还自带有一些特殊表达式,如bandwidth、average等等。,2019/2/20,共88页,24,Calculator的使用,Calculator是一个重要的数据处理工具,可以用来仿真电源抑制比,相位裕度,共模抑制比,2019/2/20,共88页,25,其它有关的菜单项,Results菜单,2019/2/20,共88页,26,模拟结果的显示以及处理,在模拟有了结果之后,如果设定的output有plot属性的话,系统会自动调出waveform窗口,并显示outputs的波形,如左图,2019/2/20,共88页,27,运放直流工作点仿真(DC分析),放大器的正常工作需要一定的直流偏置 在交流(ac,tran)仿真之前,必须保证运放要有合适的静态工作点 静态工作点的设置需要手工计算与仿真迭代交互进行 构成放大器的每一个管子都处在饱和区,是运放存在一个良好工作点的前提条件,2019/2/20,共88页,28,运放小信号仿真示例,电源电压Vdc=1.8V; 交流信号源acm=1 V; 负载电容Cload=5p F; 采用Spectre分析方式,选择交流分析(ac),设置如下: Sweep Variable: Frequency Sweep Range :1 Hz100M Hz 仿真完成后,点击 Result - Direct Plot - AC Gain&Phase 查看运放的幅频特性和相频特性,2019/2/20,共88页,29,仿真结果,该运放直流增益为80.9dB,单位增益带宽为82M Hz, 相位裕度为67.32deg。,2019/2/20,共88页,30,工艺角与温度,上面运放的仿真是在tt(典型)27摄氏度下的仿真,但实际的工艺不一定是tt,温度也不一定是室温27度,所以要进行工艺角仿真。仿真不可能覆盖所有的工艺偏差与温度,所以需要选取一些典型值去验证。 温度: 20 ,27, 105 (3种) 工艺偏差 : tt,ss,ff,fnsp,fpsn (5种) 仿真要跑通这15种情况才能进行后端设计。,2019/2/20,共88页,31,版图设计,打开运放核心电路图 单击 Tools-Design Synthesis-Layout XL 选择creat new ,可以弹出版图编辑窗口 在版图编辑窗口,单击 Design-Gen from source 之后点击ok,出现电路用到的所有smic18mmrf库中元件(此时元件是无任何连接关系的),2019/2/20,共88页,32,版图设计,2019/2/20,共88页,33,版图设计要点,版图设计要按照一定的设计规则与电气规则进行 ,这些规则文件可以在smic提供的pdk(process design kit)中查找到,最小线宽,最小间距,最小包围,最小覆盖。 仅仅满足设计规则的走线,不是最佳的走线方式。在满足设计规则的前提下,要保证每条金属走线能够承受相应的电流密度(防止由于老化而产生的电迁移现象),通常情况下为1um 可以承受1mA的电流 对于差分电路,要充分考虑版图的对称性与匹配,2019/2/20,共88页,34,版图设计要点,对于低频模拟电路而言,寄生电阻是影响其性能的主要因素,连接的走线可以尽可能宽。 对于射频电路而言,寄生电容可能会占据更主要的部分,对线宽的处理上,要在寄生电阻与寄生电容直接折中。 对于多数电路来说,为了降低衬底寄生电阻,应在nmos器件周围放置更多的称的接触。 nmos器件的所有衬底都是连在一起的。,2019/2/20,共88页,35,最终版图,2019/2/20,共88页,36,Calibre的后端验证,设置calibre启动版本 在打开icfb之前,输入setdt calibre2006.1,2019/2/20,共88页,37,DRC,2019/2/20,共88页,38,2019/2/20,共88页,39,2019/2/20,共88页,40,2019/2/20,共88页,41,2019/2/20,共88页,42,2019/2/20,共88页,43,2019/2/20,共88页,44,2019/2/20,共88页,45,2019/2/20,共88页,46,2019/2/20,共88页,47,2019/2/20,共88页,48,Output 选项说明,2019/2/20,共88页,49,2019/2/20,共88页,50,2019/2/20,共88页,51,参数提取后calibre view,Calibre提取的参数很难再版图上找到对应点,不是很直观。,2019/2/20,共88页,52,

    注意事项

    本文(模拟集成电路设计流程课件.ppt)为本站会员(本田雅阁)主动上传,三一文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知三一文库(点击联系客服),我们立即给予删除!

    温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。




    经营许可证编号:宁ICP备18001539号-1

    三一文库
    收起
    展开