集成电路设计与制造综合性实验讲义.doc

实验一：半导体工艺试验一 实验目的1 熟悉半导体工艺的一般步骤。2 掌握半导体工艺各个步骤的要求。会计算方块电阻。3 牢记温度控制、溶液配比要求。二 实验原理半导体工艺建立在一些已经成熟的工艺步骤基础上，为了了解其生产过程，下面我们就了解这些工艺步骤。半导体中基本的工艺步骤是：氧化层生长、热扩散、光刻、离子注入、淀积（蒸发）和刻蚀等步骤。（一）氧化氧化是在硅片表面生长一层二氧化硅（）膜的过程。这层膜的作用是：保护和钝化半导体表面；作为杂质选择扩散的掩蔽层；用于电极引线和其下面硅器件之间的绝缘；用作MOS电容和MOS器件栅极的介电层等等。其实现的方法有：高温氧化（热氧化）、化学气相淀积（CVT）、阳极氧化、溅射等。 氧化即生长在硅片表面上，也向硅片里面延伸，如图1所示。一般氧化层约45的厚度是在初始表面上形成，46是在初始表面以下生成。通常氧化层的厚度，薄的可以小于500A（栅氧化层），厚的可以大于1000Å（场氧化层）。氧化的范围为7001100,氧化层的厚度和它的生长时间成比例。常用的氧化方法是高温氧化。 所以这里，我们着重强调一下高温氧化。高温氧化就是把硅衬底片置于1000以上的高温下，并通入氧化性气体（如氧气、水汽），使衬底本身表面的一层硅氧化成。高温氧化又分为：干氧氧化、湿氧氧化和水汽氧化三种。 实践表明，干氧氧化速率慢，但所得到的二氧化硅层质量较好，且和光刻胶有良好的粘附性（不易“浮胶”)，而水汽氧化恰恰相反，氧化速度快，使所得二氧化硅层质量较差，而且过量的水还有腐蚀Si的作用，所以很少单独采用水汽氧化。但如果在氧中掺入一定量的水汽（就是所谓的湿氧氧化的方法），就在一定程度上解决了氧化速度和氧气质量之间的矛盾，因此宜于在生长较厚的氧化层时使用。但终究湿氧氧化生成的二氧化硅层的质量不如干氧氧化的好，且易引起Si表面内杂质再分布。所以，在生长较厚的氧化层时，往往采用干氧湿氧干氧的工艺步骤，这既可以使氧化时间不致过长又能保证工艺对氧化层质量的要求。高温氧化的机理：1 干氧氧化 在高温下，氧气与硅接触时是通过以下化学反应在硅表面形成二氧化硅的 +可见一个氧分子就可以生成一个二氧化硅分子。随着层的生成，在氧和硅表面之间隔着一层，那么氧和硅怎样才能继续发生反应呢？显然，要么是氧必须扩散通过已有的层（氧在中的渗透很慢），要么是硅原子必须扩散通过已有的层。现在用放射示综实验表面：层继续生长是通过氧扩散来实现的。 氧在中扩散是以离子形式进行的。氧进入后便离解成负离子： <>+空穴 氧离子通过扩散而达到界面，然后在界面处与发生反应而形成新的，从而使得层越长越厚。 干氧氧化含有的氧离子通过的扩散和在界面上与硅发生反应这两个过程。在较高温度（例如1000以上）下，界面化学反应速度较快，而氧离子扩散通过的过程较慢，因此，氧化速度将主要取决于氧化氧离子扩散过程层的快慢。显然，这时随着氧化的进行，层将不断增厚，氧化速度也就越来越慢。2 水汽氧化 水汽氧化的化学反应是 2>+2 可见需要两个水分子才能使一个硅原子形成一个分子，而且反应产物中出现有氢气。由于水汽氧化过程中网络不断遭受消弱，致使水分子在中扩散也较快（在1200以下，水分子的扩散速度要比氧离子的快十倍）。因此，水汽氧化的速度要比干氧氧化的快。 高温氧化的规律：在干氧氧化中，决定氧化速度的基本使氧分子（暂不考虑离解效应）扩散通过层和在硅表面上发生化学反应两个过程。在氧化时间较短、层较薄时，表面化学反应的过程是主要的，层厚度将随时间线性地增加；而在氧化时间较长、层较厚时，扩散过程是主要的，层厚度将随时间而作亚抛物线式地增加。（二）扩散半导体工艺中扩散是杂质原子从材料表面向内部的运动。和气体在空气中扩散的情况相似，半导体杂质的扩散是在800-1400温度范围内进行。从本质上来讲，扩散是微观离子作无规则的热运动的统计结果。这种运动总是由离子浓度较高的地方向着浓度较低的地方进行，而使得离子得分布逐渐趋于均匀；浓度差别越大，扩散也越快。根据扩散时半导体表面杂质浓度变化的情况来区分，扩散有两类，即无限杂质源扩散（恒定表面源扩散）和有限杂质源扩散（有限表面源扩散），其分布图如图2所示 第一种类型是恒定表面源扩散，在整个扩散过程中硅片表面得杂质浓度始终不变。假设在t=0时，材料表面有一无限的杂质源。材料内杂质浓度的分布是杂质进人材料内部深度的函数，随着时间的推移，该浓度逐步增加并超过扩散前的浓度。第二种类型的扩散是有限表面源扩散，在扩散之前，在硅表面淀积一层杂质，在整个扩散过程中不再有新源补充。假设在材料表面有一有限杂质源。t0时其值为然而，随着时间的推移，表面的杂质浓度趣步减小,此处是半导体内扩散前的杂质浓度。值得注意的是，有限源扩散服从高斯分布，如图3所示。随着扩散时间的加长，虽然进入半导体的杂质总量Q不变，但是扩散深度确不断的增大，而且表面的了浓度不断的下降。显然，这种扩散有利于制作表面浓度较低、而深度较大的p-n结（例如基区扩散形成的集电结）。扩散分别用于预淀积 和再扩散顶淀积的目的是在靠近材料表面的地方形成一高浓度的杂质趣可扩散到硅中的最大杂质浓度随杂质元素而异，最大浓度决定于元素的固溶度，常用元素固溶度的范围约在5×2×原子/。再扩散是在预淀积之后进行，其目的是将杂质推人半导体内部扩散前的衬底杂质浓度和扩散进入衬底的相反类型的杂质浓度相绰的地方就是半导体的“结”这个结位于p剁和n型材料之间，故称为“Pn结”半导体表面与结之间的距离称为结深典型的扩散结深为0.1um(预淀积扩散)到20um(再扩散)之间.1 扩散结深：扩散的结深可以近似的用表达式, 式中A是一个与/有关的常数。决定扩散结深的因素有四个： a、衬底杂质浓度在相同分布下，越大则愈小，如图4所示。因此，对高掺杂的衬底，一般扩散结深较浅。也正因为如此，所以通常就说杂质较难扩散到高掺杂村底中去。 b、表面杂质浓度对erfc分布，愈低，则扩散进入体内的杂质总量就愈小，从而愈浅。但因为Ns与温度关系不大，故通过改变Ns来控制是不现实的。 对高斯分布，在Q不同的情况下，愈大（即Q愈大），则显然愈大；但在Q相同的情况下，愈大（扩散温度或扩散时间减小所致），反而愈小，如图3所示。 总之，和对都有影响，而且的影响更为复杂些。不过决定的主要因素还是扩散温度（即D）和扩散时间这两个因素。 c、扩散时间t 设扩散时间t在1小时以上，所得的结深2.53.5um；因为正比根号t，如果t差了10（即差6分钟），则将引起的误差仅5（即0.14um）。因此，如果要求的误差小于5，则扩散时间t的误差只要小于6分钟即可，这是很容易做到的。 d、扩散温度T 扩散系数D对结深的影响就体现在温度T上，温度对结深的影响很大，它与结深成指数关系。所以，精确的控制温度是搞好扩散工艺的关键之一。2 扩散方块电阻 如图5所示结深为、长宽相等的一个扩散薄层(设平均电阻率为）的电阻，就是该扩散层的方块电阻(或称为薄层电阻)即 其中，为扩散层的平均电导率。注意的单位是“”不过为了强调是一个方块电阻，常记为“/”。若衬底中原有底杂种浓度分布为（x），而扩散杂质底浓度分布为N（x），则扩散层中有效杂质浓度分布为（x）在处，=0.又若杂质是全部电离底，则载流子浓度分布也是。于是扩散层底电导率或底电阻率分布为 （x）=qµ式中 q为电子电荷；µ为载流子迁移率；而平均电导率可表示为如果µ为常数（即µ与坐标x无关），则式中底积分,显然是代表从单位面积扩散到出的有效杂质总量；而即代表扩散层中的平均掺杂浓度,进而，如果衬底中原有的杂质浓度很底，近似有N（x），则Q故这里Q是单位面积底扩散杂质总量。因此，R的大小反映了扩散到体内的杂质总量的多少，杂质总量Q越大，R就越小。（三）光刻 光刻是一种复印图象和化学腐蚀相接合的综合技术。它先采用照相复印的方法，将事先制好的光刻板上的图象精确地、重复地印在涂有感光胶的层（或AL层上），然后利用光刻胶的选择性保护作用对层（或AL层）进行选择性的化学腐蚀，从而在层（或AL层）刻出与光刻版相应的图形，如图6所示。图7是平面晶体管制造工艺中的四次光刻流程。光刻的基本要素是光刻胶和掩模版掩模版使部分的光刻胶暴露在紫外光（UV）下，而把另一部分遮挡起来集成电路由许多层不同的材料组成，借以形成不同的器件或元件；先画出这一层被放大了的图形，然后利用光学的方法将它们缩小到需要的面积但最常用的方法是产生一计算机数据，它确定各层的适当面积，根据不同的设计工具，这些面积可能被限制为只能是矩形，光刻胶(或称光致扰蚀剂)是一种有机化含物，在紫外光照射下其性质会改变。光刻胶分为正胶、负胶两种。采用正胶时，它在掩模版有图形的地方生成一层保护膜(对紫外光、有图形的地方是不透明的)。采用负胶时，在没有图形的地方生效保护层(这部分的掩模版对紫外光是透明的)。用正胶时，受紫外光照射的部分光刻胶可以用溶剂(显影液)去掉，留下未被照射的部分。相反，如果用的是负胶，受紫外光照射的部分不溶于溶剂中，因此，去掉的是未被照射的区域。光刻工艺的第一步是硅片清洗处理。其目的是使片子表面清洁干燥。能和抗蚀剂很好地粘附。可用浓硫酸煮，冷热去离子水冲，最后烘干即可。第二步是涂胶。将光刻胶涂在硅片表面上。硅片表面要量很干净才可使胶根好地粘附。涂胶后，硅片以每分钟几千转的速度旋转，使胶能均匀涂布在表面上。光刻胶的厚度只和旋转的角逮度有关。第三步是在80110下将硅片“前烘”510分钟，以使其中的溶剂挥发。第四步是在紫外光下对硅片进行选择曝光。可以采用好几种曝光系统最简单的是直接接触爆光系统。这种方法要要用一块和硅片实际尺寸相同的玻璃，在和涂了胶的硅片相接触的那了面有设计好的图形（不透光的介质）；这种玻璃片通常叫掩模版这种接触曝光系统分辨率高、产出高而价格低廉。但是，由于是直接接触掩模版逐渐被磨损，使用10-25次后就要更换同时，还会引进杂质或缺陷第二种曝光系统叫投影曝光系统在这种系统中，掩模版不与硅片接触掩模版上的图形通过透镜投影到硅片上由于掩摸版不接触硅片，使用次数增多而且缺陷也减少，这对集成电路的制造是极其重要的。第三种曝光系统叫直接硅片步进重复曝光系统(DSW)。这种系统改善子分辨率并减少了缺陷它使用比硅片上的实际图形大1到10倍的掩模版。虽然也要求掩模版有较高的质量，不过，它上面的缺陷或尘埃在投影到硅片上时都将缩小10倍（对10X的掩模版而盲）。在DSW工艺中，掩摸版上的图形只是一个芯片的图形，而在其他工艺中，掩模版上的图形是许多芯片图形组成的矩阵。矩阵的大小要求能覆盖整片硅片。所以，DSW掩模版要在硅片上重复进行曝光和快速移动，直到完成整片硅片的复制工作。显然，DSW工艺比上述其他工艺产出要低。电子束技术巳越来越广泛地用来做高分辨率和小图形的曝光系统。由于其分辨率高（小于1um）。第五步，曝光后，选择性地除去光刻胶的过程叫显影，显影液一般用丁酮，将显影后地片子浸入丁酮中，约一分钟后再将其浸入新丁酮中洗干净（约一分钟）取出用离子水漂洗干净，显影后的端片在稍高于100温度下进行“后烘”即坚膜，以便保留的光刻胶有更好的附着能力。拱干了的光刻胶保护住它下面所选定的面积，使得在腐蚀多晶硅，氧化层或金属时不会受所用的酸的侵蚀。光刻胶在完成了保护作用之后可用溶剂去掉，该溶剂对胶下面的薄层材料不会有影响。这个工艺重复使用于集成电路的各材料层。第六步是腐蚀。其配方如表1所示。它是光刻工艺中重要的工序之一它将光刻膜上已经出现的（或金属蒸发层）腐蚀掉，在腐蚀时要很好的掌握腐蚀液的温度和腐蚀时间，不然会引起钻蚀的等现象。第七步是去胶。腐蚀完毕，用浓硫酸煮沸，以使胶层炭化脱落，可去掉片上的胶层，然后用水冲洗。（四）离子注入它广泛应用于生产MOS器件子注入是将某种杂质的离子用一定电场加速到一高速度之后，嵌入半导体材料之中。其平均穿透深度在0.10.6um之间，取决于离子撞击硅片时的速度。离子的轨迹受到和其他离子不断碰撞的影响。这种离子注入过程会破坏半导体的晶格结构，但在注入后将半导体温度升高到800退火，使离子处于可动状态并嵌入到半导体晶格中去，可使晶格结构得以恢复完整。 离子注入可以替代扩散，因为这两种工艺的目的都是将杂质掺入半导体材料中，离子注入和扩散相比，有许多优点第一是能准确控制掺杂的浓度(在±5以内)。产品的重复性很好，这样就可以用它来调整MOS器件的阀值电压或者生产高精度的电阻。第二是可以在室温下进行注入，然后在较高温度下退火以消除晶格缺陷。第三是它可以穿透一个薄层注入。，因此被注入的材料不必暴露在污染的环境中。扩散则与离子注入不同，它要求表面没有氧化层或氮化层。最后一点是离子注入可以控制被注入杂质的分布状况。例如，如果需要，可以在硅片表面层下形成一个浓度峰值。（五）淀积淀积是在硅片上淀积各种材料的薄膜。可以用真空蒸发、溅射， 或化学汽相淀积(CVD)的方法淀积薄膜在真空蒸发淀积时，固体材料(铝)被放在Torr(LTorr=133332Pa)的真空中加热至蒸发态.蒸发分子撞击到较冷的硅片，在硅片表面冷凝形成约1um厚的固态薄膜.溅射技术是用正离子去轰击涂有需要淀积材料的阴极(靶)。由于动量的直接转化，作为靶的材料被撞出并淀积到放在阳极的硅片上。在集成电路生产中用作淀积的溅射系统有直流(dc)，射频(rf)或磁控管(磁场)溅射系统。溅射通常也在真空中进行，但气压的范围是25-75×Torr。化学汽相淀积是利用在硅片附近发生汽相的化学反应或高温分解而在硅片上淀积层薄膜的过程。这种淀积工艺一般用于淀积多晶硅、二氧化硅()或氮化硅。化学汽相淀积通常在大气压(760Torr)下形成，也可在低压0.3-1Torr下形成。此时，淀积速率提高约3个数量级。这种技术叫低压化学汽相淀积（LPCVD）。（六）刻蚀(即腐蚀)刻蚀是去除无保护层的表面材料的过程。在前面介绍光刻工艺时已经讨论了如何使部分表面材料暴露，而把其他部分保护起来。由于刻蚀可在各个方向起作用，因此水平方向的刻蚀将产生钻蚀(undercut)。有一些择优的刻蚀工艺可使钻蚀减至最小，但还是无法完全杜绝。同样，如果底层材料的腐蚀速率不是零，为保证顶层材料充分除掉，必然对底层也有定的腐蚀作用。为减小这一效应，顶层的腐蚀速率至少应是底层10倍。通常，需要腐蚀的材料有多晶硅、二氧化硅、氮化硅和金属。 有湿法和干法两种基本腐蚀工艺；湿法腐蚀是用化学药晶除去待腐蚀的材料。如用氢氟酸（HF）腐蚀二氧化硅；磷酸（）腐蚀氮化硅；硝酸，乙酸(醋酸)盛氢氟酸腐蚀多晶硅；某种磷酸的混合液可用来腐蚀金属。湿法腐蚀与腐蚀时间及温度有很大的关系。湿法腐蚀所用的酸要小心存放，因为它们有潜在的危险性。干法腐蚀(又称等离子腐蚀)所用的离子气体是具有化学活泼性的射频淬离子体。这一工艺需要进行精确的控制，可调节的变量有压力，气体流速、气体混合比和射频功率。干法腐蚀和溅射十分相似并可使用相同的设备。反应离子腐蚀(RIE)是将物理作用和化学作用结合起来，这种方法的腐蚀结果是各向异性的。三 实验具体步骤前面提到，半导体基本的工艺步骤是：氧化层生长、热扩散、光刻、离子注入、淀积（蒸发）和刻蚀等步骤。下面我们就工艺具体过程以及相关方法和设备做一介绍。(一) 氧化层生长氧化分为高温氧化（热氧化）、化学气相淀积（CVT）、阳极氧化和溅射等。在硅器件工艺中，用作扩散掩蔽的层，常常是采用高温氧化，这样得到的层结构致密，掩蔽性能良好。但是氧化过程中不免会出现氧化层厚度不均匀，表明出现斑点，氧化层出现针孔。通常用以下方法检验：(1) 化学腐蚀法，这种方法是吧硅片放在乙二胺（17ml）加邻苯二酚（3g）加水（8ml）的混和液中，并通入氮气。(2) 氯化钠酚酞电解染色法，电解液的配方是：5的氯化钠水溶液：1酚酞乙醇溶液 1:1；电压大小为1020V；电解时间约5分钟。（3）铝的阳极氧化法，该方法是检验出在一定区域内是否存在缺陷。是实践中较为常用得一种方法。其操作步骤是：先在二氧化硅层上蒸发一层厚度约为1um得铝膜，然后光刻出一定得图形，接着在500左右合金，最后把片子放在2%硫酸溶液中进行阳极氧化。如图8所示：另外，再高温氧化中为了防止碱金属，重金属等有害杂质的污染，在生产中淀积二氧化硅常用以下方法：（1）烷氧基硅烷热分解淀积二氧化硅。如图9 所示： （2）硅烷热氧化淀积二氧化硅。 如图 10所示：（二）有源扩散扩散方法按杂质源分：有液态源扩散、固态源扩散、氧化物源扩散等。按扩散系统分有开管式扩散、闭管式扩散、想法扩散等。液态源扩散是利用气体通过液态杂质源，携带着杂质源蒸气进入加热到1000左右的石英管中实现向半导体中掺杂的一种扩散方法。图11是液态源扩散装置图12 是箱法扩散示意图。（三）光刻光刻一般要经历以下过程：硅片的清洗处理、涂胶（示意图如图13所示）、前烘、对准与曝光、显影与坚膜、腐蚀和去胶。通常我们用用图14所示的设备进行投影曝光和图15所示的设备进行等离子体腐蚀和去胶。（四）离子注入离子注入是可以替代扩散的一种工艺。它能很好的控制杂质源的分布。图16是离子注入的设备图。（五）淀积掩膜层淀积就是在硅表明做一层膜。掩膜的 方法很多，有X射线曝光掩膜、低温钝化技术、化学气相淀积等技术。下面就谈谈各种掩膜方法。X射线曝光掩膜，是以一种吸收小的物质作为掩膜衬底，一种吸收大的金属复在表面并制成图形，从而得到较大的反差。图 17 是聚酯膜X射线掩膜。低温氧化技术是把做扩散掩蔽用的高温氧化硅层全部去掉，在800以下低温将绝缘层覆盖在硅表面上。如图18 所示。化学气相淀积是加热、等离子体、光辐射等能源使气态物质发生化学反应，生成固态物质并淀积在硅表明上的工艺过程。它减少了高温过程，适合隔离、钝化多晶硅栅、多层互联工艺需要。如图19 是热分解淀积二氧化硅装置，这种方法硅片本身不参加形成二氧化硅的反应。（六）干法刻蚀干法刻蚀有两种：等离子刻蚀（图20）和反应离子刻蚀。等离子刻蚀基本上是化学反应，即各向同性。刻蚀气体在RF作用下辉光放电，形成电子、离子、自由基组成的等离子体。而反应离子刻蚀是化学反应与物理反应相结合，即各向异性。四 实验内容：1熟悉实验步骤和参数要求。2 跟据实验原理和实验步骤进行实验操作。五 思考题：1 怎样计算结深？2 一扩散炉斜坡式升温（从600开始）15分钟，在1100下保温30分钟，然后在15分钟内斜坡式降温到600。计算有效扩散时间。假定是硅中的磷。3 试说明提高光刻精度的方法？4（100）硅片上有若干掺磷的小岛，其表面掺磷浓度为6×。硅片在900下在湿氧中氧化60分钟，分别计算在掺杂区和未掺杂区的氧化层厚度。5 试说明方块电阻与掺杂剂量或注入剂量之间的关系，并由此进一步说明方块电阻的定义。6 今欲用离子注入的方法制作一p-n二极管。用p型衬底，掺杂浓度为，掩膜中的开出的窗口尺寸为15×15um。若最大掺杂浓度不超过，则在100KeV时，磷离子总数是多少？结深是多少？7 画出与图7对应的BTT版图，要求画出对位图形，说明是用正胶还是用负胶。8 1.1 PN结隔离的双极集成电路工艺需要几次光刻，每次光刻的目的是什么?1.2 简述硅栅P阱CMOS工艺流程，每次光刻的目的是什么?1.3 读图练习 (1) 估测出图1.10(a)所示晶体管的工艺复合图形尺寸： 各掩模窗的长、宽和面积：SE，SB，SBL，SI内，SE孔和Sc孔。例如发射区扩散孔：SE=LEXWE25X20um2。 各掩膜图形间的间距：DE-E孔，DEB，DEB孔，DBB孔，DBI，DcI,DB-C孔。例如发射区扩散孔和发射极接触孔之间的间距：DE-E孔5um。 (2)将图1.l0(a)晶体管按测得的数据放大500倍画在坐标纸上，并画出隔离框。隔离槽宽d1=10um，隔离槽上带有偏置接触孔，其面积为10X10um2，与隔离槽的边相距各为5um； (3)根据(2)在坐标纸上画出六块掩模的图形。14 由Tepixjc+xmC-epi+TBL-up+tepi-ox，粗略估算外延层厚度Tepi的设计值。假定：外延层电阻率 epi0.2 .cm，隐埋层薄层电阻RS-BL20口，外延时隐埋层的表面浓度NS-BL4.4X1019cm-3，电源电压为+5V，基区表面掺杂浓度为Ns-B6X1018cm-3，隔离扩散温度T1175 C，外延后热氧化层厚度tox(7500 2500)，隔离扩散时间t2.53h，隔离扩散后再氧化的氧化层厚度tox(3500 200)，基区扩散后再氧化的氧化层厚度tox(4000+200)，发射区扩散后再氧化的氧化层厚度tox(1100 200) 。试求： (1)隔离扩散时隐埋层的上扩散距离TBL-up; (2)最大反偏(一1OV)时在外延层中的集电结耗尽层厚度JmC-epi； (3)氧化所消耗的外延层厚度tepi-ox; (4)Tepi? 15 按标准PN结隔离的双极型工艺，制作占有面积最小的单条形基极、单条形发射极和单条形集电极的晶体管。若工艺允许的最小线宽W为2um，外延层厚度和各图形间的间距也是2um。试求：(1)在lcm2的芯片面积上可以制作多少个这种相互隔离的晶体管?(2)若该芯片允许的耗散功率为2W，问每个晶体管的允许功耗是多少？(3)当W分别变为5um和0.5um时，若外延层厚度为相应的W值，重新求解(1)(2)。附1：整套工艺流程（见台湾交通大学网址www.nctu.edu.tw）（一）炉管系统 高温氧化扩散系统（见附图1）（二）淀积系统（1）低压化学气相淀积系统（附图2）；（2）高密度电离化学气相淀积系统（附图3）（3）快速退火气相淀积系统（三）曝光系统（1）激光圆形产生器（附图4）（2）光罩复制机（附图5）（3）光罩对准曝光机（附图 6）（4）红外线对准光罩对准曝光机（附图7 ）（5）负光阻显影定影机 （附图8）（6）光阻涂布机（附图9）（7）多功能烤箱（附图10）（8）光学显微镜（附图11）（四）刻蚀系统（1）多晶硅活性离子刻蚀系统（附图12）（2）介电薄膜活性离子刻蚀系统（附图13）（3）金属高密度活性離子刻蚀系統（附图14）（五）蒸发系统（1）热阻丝蒸发系統（附图15）（2）双电子枪蒸发系统（附图16）（六）分析系统（1）真空溅镀系统（附图17）（2）高解析度场射扫描电子显微镜（附图18）（3）扫描电子显微镜（附图19 ）（4）四点探针（附图20）（5）椭圆测试仪（附图21）（6）薄膜厚度测试仪（附图22）（7）接线包装系统（附图23）（七）准分子雷射退火系统（附图24）附2：设备流程图片附图1 高温氧化扩散系统附图2 低压化学气相沉积系统附图 3 高密度电离化学气相淀积系统附图5 光罩复制机附图4 激光圆形产生器附图 6光罩对准曝光机附图7 红外线光罩对准曝光机附图 8负光阻显影定影机附图 9 光阻涂布机附图 10 多功能烤箱附图 11光学显微镜附图 13 介电薄膜活性离子刻蚀系统附图 12多晶硅活性离子刻蚀系统附图 14金属高密度活性離子刻蚀系統附图 15热阻丝蒸发系統附图 17真空溅镀系统附图 16双电子枪蒸发系统附图19 扫描电子显微镜附图18 高解析度场射扫描电子显微镜附图 20 四点探针附图 21 椭圆测试仪附图 22薄膜测厚仪附图 23接线包装系统附图 24 准分子雷射退火系統实验二：晶体管特性图示仪的使用我们从一个例子着手来了解晶体管特性图示仪（简称JT仪），下面这个图是某晶体管的VI特性曲线，从图中可以看出我们要得到的是一组曲线，为了得到这组曲线，我们不但要让Vc从05V线形变化，而且要让Ib出现多个值才能得到曲线组。这个Ib我们用阶梯波信号来实现。这样，我们把一个晶体管接上JT仪之后，就要调节Vc和Ib两个参数才能得到特性图。JT仪的外表如右图所示，虽然它的组件很多，但我们可以把它们分成如下几个部分，各部分我们将分别作出介绍。用不到的功能键将不介绍。 第一部分，X轴作用选择X位移：用于调整图形在屏幕上的横向位置。X转换开关：用以“”、“”极性测量电压/度：用于调整X轴每格表示的电压值上述第一项和第二项跟示波器类似第二部分，Y轴作用选择这部分功能钮在X轴作用选择的左边，功能类似，所以没有给出图示。Y位移Y转换开关电流/度第三部分，集电极电源峰值电压范围：用于调节加到集电极的电压的最大值的范围，共6个档，注意不要用得太高，否则会有危险。极性：用于切换该电源的极性以适应不同的晶体管（PNP管和NPN管或mos管）峰值电压：在峰值电压范围确定之后，用于更进一步确定峰值电压值。功耗限制电阻：用于串接在集电极上防止超过功耗。第四部分，阶梯信号极性：用于调节阶梯信号的极性方式：重复、单次、关断三种方式的切换输入：用于切换三种方式：开路、 对地短路和正常输入。阶梯选择：用于选择不同的阶梯信号串连电阻：用于选择串连在基极的电阻阻值级/簇：用于调节阶梯信号的级数测试选择：用于测试时的具体操作。第五部分，测试台用于放置晶体管。分左右两部分，所以可以同时测量两个不同的晶体管，在屏幕上显示两个图形。复习思考题 如图所示是P阱CMOS单元结构剖面图，根据该图画出CMOS平面结构图画出剖CMOS电路与等效电路。并以此分析该CMOS电路的锁定效应（Latch-up）在该CMOS结构中，如何对n沟MOS和p沟MOS的电路参数进行测量。并设计测试方案可测试那些参数 设计一套方案，可测量CMOS电路的门级延迟时间和CMOS电路的抗干扰能力，即低电压和高电压噪声容限。实验三：测量晶体管9014的值和BVceo一、 实验目的1、 学习JT仪的使用2、 测量晶体管的值和BVceo二、 试验原理我们只需用JT仪测出晶体管的IcIb特性图（如下图所示），通过计算就能得到晶体管的值。根据BVceo的定义，我们需要得到基极开路时的IcVc曲线右图为二极管的导通电压测试图，该实验跟它类似。参考选择：峰值电压选择：050V 极性： 功耗电阻：250 阶梯选择：10级 三、 实验报告1、 绘出特性图。2、 计算出晶体管的值和BVceo。四、 思考题 JT仪能否测试晶体管的BVcbo？如果能，怎样测试？ 实验四：数字电路功能测量这里我们将研究三输入与非门的电路特性。三输入与非门的实验电路如下，K1、K2和K3选择三个输入端的状态，D1、D2和D3用于指示三个输入端的状态。D4用于指示输出端的状态。亮表示“1”，灭表示“0”。注意：实际实验板上的开关用跳线实现，跳线帽可以拔掉，也可以插上，插上时有两种状态，分别将输入端跟电源或地连接，实现“1”、“0”的逻辑。当跳线帽拔掉时，是高阻状态，这时输入端可以从外部引入方波信号来进行更复杂的实验。一、 实验目的1、 了解与非门的工作原理2、 验证与非门的真值表3、 测量与非门的噪声容限。二、 实验内容与非门三、实验任务1、 按表格中的内容进行实验，记录输出值，验证与非门表达式Y=/A*B*C序号ABCY111021113悬空悬空04悬空悬空12、 令BC1，A接外来信号，用双踪示波器同时观测A与Y两点的波形，绘出波形图，观察二者的差异。1）A接方波信号 2）A接三角波信号3、 令C1，A接三角波信号，B接方波信号，用双踪示波器观测波形，绘出波形图五、 实验报告1、 整理后的波形图2、 描述并解释实验结果六、思考题1、 如何改善门电路的时延特性？2、 用Pspice仿真该与非门实验五：L-edit进行集成电路的设计一实验目的1熟悉L-edit的使用；2了解集成电路设计制造的工艺流程；3掌握用L-edit进行集成电路设计的方法。二实验内容1L-edit的使用说明（1）L-edit概述L-Edit是一个图形编辑器，它允许生成和修改集成电路掩模版上的几何图形。鼠标接口允许用户执行一般图形操作。既可使用鼠标访问下拉菜单也可以使用键盘来调用L-Edit命令。 文件和单元使用文件、单元、连接器、掩模基元来描述布局设计，一个文件可以有任意多个单元组成，在典型设计中，这些单元可以有层次关系，也可以相互独立，单元可以包括任意数量的掩模基元和连接件，以及两者的组合，掩模单元由矩形、图、直线、多边形和技术层端口组成。 层次完全层次性的单元可以包含别的单元的连接件。一个连接件是一个单元的“拷贝”，如果编辑连接单元，这种改变将反映到那个单元的所有连接件上。L-Edit对层次不作限制。单元可以包含单元的连接件，被包含的单元又可以包含别的连接件。这样就形成了单元层次。在层次结构中可以有任意级。L-Edit不能用于分离的层次结构，连接件和基元几何图形都可以存在于层次结构的任意级中的同一单元内。 单元设计L-Edit是一个低层次的全定制掩模编辑器，该编辑器不能执行层的自动转换。 层规划L-Edit是一个高层规划工具。用户可以选择要显示的连接件，它显示一个边框，中间显示单元名，也可以显示掩模几何图形。使用内部隐藏时，可以操作用户设计的大型芯片级块，以获得所需要的层规划。用户可使用用于操作基元的几何图形的命令。 文件格式L-Edit能输出两种掩模布局交换格式（CIF,GDS）以及Tanner Research公司的二进制数据库的格式TDB（Tanner Data Base），L-Edit能够读取CIF（Caltech Intermediate Form）和TDB文件。Calma GDS格式，简称GDSII 格式，是一种应用最为广泛的格式，它几乎能表示版图的各种图形数据，GDSII是一种二进制数据流（stream）的格式，文件内以一种变长记录作为数据流的单位。由于GDSII文件是二进制的数据流形式，读和写都是由专门程序进行，因而无法直接读懂或对它修改。 CIF格式是一种ASCII码的文本格式，人们可以在文本编辑器中读、写CIF文件（2）L-Edit具体使用讲解（下面的所有操作都是建立在WINDOWS下的Version 7.12基础之上 L-Edit屏幕区域（如下图所示）分三个主要部分:方式杠，菜单杠，工作区方式杠是屏幕左方的垂直空间，它显示了当前L-Edit操作的信息。显示的信息包括文件和单元名，层的颜色和色彩选择，画绘图工具和鼠标功能。鼠标键功能的区域在状态或选择有变化的情况下会自动更新，以反映鼠标的当前功能。菜单杠是屏幕顶部的水平空间，在菜单杠中可以看到下拉式菜单标题的名字File, Edit, View, Draw, Cell, Setup, Tools, Windows, Help，每个菜单都为L-Edit功能列出了指令。鼠标允许用户显示一个菜单以及选择一个执行指令。以下是对各种菜单及其功能的简要描述：File菜单为读写设计文件和打印提供指令Edit菜单提供了主要的编辑指令View菜单为操作或修改工作窗口提供了指令Cell菜单为开、关及各种操纵单元提供了指令Setup菜单提供了一些指令，这些指令控制者不同的定制选择，如调色板，层设置等Tools菜单为主要的实用程序，如设计规则检验器（DRC）,布线器（Place and Route）Windows菜单为浏览窗口Help菜单为帮助文件工作区是屏幕上的其他部分，它定义了一个可以建立、观察和编辑目标的窗口。L-Edit窗口可以移动到一个新的布局区里或能增大它的放大率以及包含一个更大的区域。可以根据所需细节的多少的情况来使用这些技术来观察整个布局区。 基本对象编辑L-Edit支持对象L-Edit支持九种对象：框、直线、图、多边形、圆形、扇形、圆环形，端口和单元连接元件，所有对象可以用同样的方式来建立和编辑，移动和选择。L-Edit不能对用户绘制的图形进行修改。L-Edit是面向对象的设计工具，而不是位图编辑器。选择技术层单击屏幕左边用于技术层选择的彩色正方形中的左鼠标键。彩色正方形将凹陷以确定当前层，用户生成的所有目标将在这一层中绘出。隐藏和显示层当指向层区中的某一技术层时，击中鼠标右键时，会弹出有关改层及所有层的隐藏、显示等各种选择。特殊层L-Edit包括许多为自身使用的专用层，这些层与L-Edit环境中的多种结构相对应，栅格、起点、拖动框、单元轮廓和错误的出现是可以控制的，就像控制几何图形层那样。 基本设计编辑介绍用于建立和编辑作为整个IC布局的基本模块的设计单元的基本函数单元的构成单元主要由两大部分组成，单元基元（primitives）是描述单元功能的实际单元内容和目标。单元连接器（instances）将单元与其他单元连接起来。一个连接器包含了两个单元连接时的位置和方向信息。在有效设计中，单元、它们的基元和连接器结合在一起，构成了一个倒置的数状层次结构。单元的使用、打开、及拷贝可以在Cell下拉菜单栏中进行使用单元，打开已存单元，编辑新的单元和拷贝单元等的有关操作。连接元件单元连接件（instances）用于将单元放到布局中特定的位置和方向构造单元布局。这样如果一个单元在设计中多次用到，改变那个单元可以一次完成，这种改变将反映到那个单元的所有连接元件上。显示单元和连接单元在L-Edit中可以用View菜单下的Show/Hide inside 命令来显示两个连接起来的单元的关系。追加单元(Append)Append命令可用于把一个单元拷贝到另一个存在的单元上，追加命令可以拷贝单元的连接元件和基元，并把它们和目标单元连接起来。 颜色及调色板的设置层配置L-Edit支持无限多的设计层，每层的物体图案都用唯一的一种颜色和点阵图案进行填充，且可以根据需要改变。在Setu