【大学课件】51单片机存储器系统扩展技术PPT(P51).ppt

第8章 单片机存储器及系统扩展技术,8.1 51系统扩展简介 8.2 半导体存储器的分类 8.3 随机存取存储器（RAM） 8.4 只读存储器（ROM） 8.5 CPU与存储器的连接 8.6 MCS-51存储器的扩展,8.1 51系统扩展简介,1、51最小系统概念 对51系列单片机来说,单片机+晶振电路+复位电路,便组成了一个最小系统.但是一般设计中总是把按键输入、显示输出等加到上述电路中,成为小系统。 应用89C51（52）单片机设计并制作一个单片机最小系统，达到如下基本要求： 1、具有上电复位和手动复位功能。 2、使用单片机片内程序存储器。 3、具有基本的人机交互接口：按键输入、LED显示功能。 4、具有一定的可扩展性，单片机I/O口可方便地与其他电路板连接。,8.1 51系统扩展简介,2、扩展原因： 通常情况下，采用80C51/87C51的最小应用系统最能发挥单片机体积小、成本低的优点。但在许多情况下，构成一个工业测控系统时，考虑到传感器接口、伺服控制接口以及人机对话接口等的需要，最小应用系统常常不能满足要求，因此，系统扩展是单片机应用系统硬件设计中最常遇到的问题。,8.1 51单片机系统扩展简介,3、扩展内容 单片机系统扩展是指内部各功能部件不能满足应用系统要求时，在片外连接相应的外围芯片以满足应用系统要求。80C5l系列单片机有很强的外部扩展能力，外围扩展电路芯片大多是一些常规芯片，扩展电路及扩展方法较典型、规范。用户很容易通过标准扩展电路来构成较大规模的应用系统。 51系列单片机的系统扩展有程序存储器(ROM)扩展、数据存储器(RAM)扩展、I/O口扩展、中断系统扩展以及其它特殊功能扩展,8.1 51系统扩展简介,4、扩展方法 对于单片机系统扩展的方法有并行扩展法和串行扩展法两种。并行扩展法是指利用单片机的三组总线（AB、DB、CB）进行的系统扩展；串行扩展法是指利用SPI三线总线和I2C双总线的串行系统扩展。 串行扩展法具有显著的优点。串行接口器件体积小，所占用电路板的空间，仅为并行接口器件的10%，明显地减小了电路板空间和成本；串行接口器件与单片机接口时需用的I/O口线很少（仅需34根），不仅减少了控制器的资源开销，而且极大地简化了连接，进而提高了可靠性。,8.1 51系统扩展简介,但是，一般串行接口器件速度较慢，在需用高速应用的场合，还是并行扩展法占主导地位。在进行系统扩展时，应对单片机的系统扩展能力、扩展总线结构及扩展应用特点有所了解，这样才能顺利地完成系统扩展任务。 单片机都是通过芯片的引脚进行系统扩展的。80C51系列单片机芯片引脚构成三总线结构，即地址总线(AB)、数据总线(DB)和控制总线(CB)。所有的外部芯片都通过这三组总线进行扩展。,8.2 半导体存储器的分类 一、半导体存储器的分类 1、 只读存储器（ROM） （1） 掩膜工艺ROM （2）可一次性编程ROM（PROM） （3）紫外线擦除可改写ROM（EPROM） （4）电擦除可改写ROM（EEPROM或E2PROM） （5）快擦写ROM（flash ROM） Intel公司的27系列产品：2716（2K）2732（4K） 2764（8K）27128（16K）,工作时，ROM中的信息只能读出，要用特殊方式写入(固化信息)，失电后可保持信息不丢失。 1) 掩膜ROM：不可改写ROM 由生产芯片的厂家固化信息。在最后一道工序用掩膜工艺写入信息，用户只可读 2) PROM：可编程ROM 用户可进行一次编程。存储单元电路由熔丝相连，当加入写脉冲，某些存储单元 熔丝熔断，信息永久写入，不可再次改写。 3) EPROM：可光擦除PROM 用户可以多次编程。编程加写脉冲后，某些存储单元的PN结表面形成浮动栅，阻挡 通路，实现信息写入。用紫外线照射可驱散浮动栅，原有信息全部擦除，便可再次 改写。 4）EEPROM：可电擦除PROM 既可全片擦除也可字节擦除，可在线擦除信息，又能失电保存信息，具备RAM、 ROM的优点。但写入时间较长。 5）快擦写ROM（flash ROM）闪存 所谓“闪存”，它也是一种非易失性的内存，属于EEPROM的改进产品。它的最大特点是必须按块(Block)擦除(每个区块的大小不定，不同厂家的产品有不同的规格)， 而EEPROM则可以一次只擦除一个字节(Byte)。,随机存储器RAM（也叫读写存储器） （1） 双极型RAM （2） 金属氧化物（MOS）RAM 静态RAM（SRAM）;加电即可保存信息 动态RAM（DRAM）;加电不断进行周期性刷新 集成RAM（i RAM）;掉电保护 非易失性RAM（NVRAM）;掉电保护 典型产品有：RAM 6116（2K）。,二、 存储器的主要性能指标 1. 存贮容量 2. 存取时间 3. 可靠性 4. 功耗 存贮器芯片容量=存储单元数 X 数据线位数 如一片6116芯片有2K即2048个存储单元，数据线位数为8 则存贮器芯片容量是2048 X 8位。,8.2 随机存取存储器（RAM）,一、静态RAM的基本存取电路 只有当某基本存储电路所在行、列对应的Xi、Yi皆为1时，该基本存储电路被选中，其输出与数据线相通，实现对其进行读或写操作。,二、静态RAM芯片举例,1、6116芯片的结构,6264（8K）,62256（32K）,常用静态RAM芯片管脚配置,下面以6116芯片为例进行说明，管脚图如图所示。该芯片的主要引脚为： 1）A10A0 11根地址线，说明芯片的容量为 211 =2048=2K个单元。 2）D7D0 8根数据线 ，用于与外界交换信息。 3）控制线CE 、 OE 、WE CE：为片选信号。当该引脚为低电平时，选中该芯片。 OE：读控制，或称输出使能控制，当它为低电平时，芯片中的数据可由D7D0输出。 WE：写控制，或称输入使能控制，当它为低电平时，芯片中的数据可由D7D0输入。,6116芯片的工作方式,CE,OE,WE,8.3 只读存储器（ROM）,1、2716芯片的引脚图和内部结构图 该芯片的主要引脚为： A10A0 11根地址线，说明芯片的容量为 211 =2048=2K个单元。 D7D0 8根数据线 ，编程时，为输入线，用于写入信息； 使用时，为输出线，用来输出存储的信息。 CE/PGM：为片选/编程控制信号。运行时，作片选输入端；编程时，该端输入编程正脉冲信号。 OE：读信号，当它为低电平时，允许输出信号。（先烧芯片） Vcc：工作电源,接+5V。 Vpp：编程电源。编程时，接+25V；运行时，接+5V。,2、2716芯片工作方式,8.4 CPU与存储器的连接,一、CPU与总线连接时应考虑的问题 1、 CPU总线的带负载能力 在较大的系统中，存储器的芯片较多时应加缓冲器或总线驱动器。 2、 CPU时序与存储器速度之间的配合 CPU访问存储器的操作具有固定的时序，因此，存储器的存取时间要与CPU的读写时序相匹配。 3、存储器的地址分配和片选信号的产生 即如何找到所需的存储器单元。 4、控制信号的连接 即考虑CPU与RD、WE、CE和PSEN等引脚的连接。,二、存储器连接常用接口电路,1、总线缓冲器 缓冲器主要用于CPU总线的缓冲，以增加总线驱动负载的能力。 2、地址锁存器 常用的地址锁存器有带三态缓冲输出的74LS373 OE：为输出使能端。低电平时，锁存器输出； 高电平时，输出呈高阻态。 G： 选通脉冲输入端。选通脉冲有效时，数据输入D0D7被锁存。,3、地址译码器 常用的译码芯片有：74LS139（双24译码器）和74LS138（38译码器）等。,8.5 MCS-51存储器的扩展,单片机是集CPU、RAM、ROM、定时器/计数器和I/O接口电路于一片集成电路的微型计算机。对于简单的应用场合，可以在MCS-51系列单片机中选择一个合适的产品构成一个具有最简单配置的系统，即最小系统。 MCS-51系列中含有片内程序存储器的单片机如8051/8751仅一块芯片就可构成最小系统，而无片内存储器的单片机如8031必须外部扩展程序存储器才能构成最小系统。,图（a）为MCS51系列中8051和8751单片机的最小系统。 图（b）为由8031、8032单片机组成的最小系统。,为了使单片机能方便地与各种扩展芯片连接，应将单片机的外部连接变为一般的微型机三总线结构形式。即地址总线、数据总线和控制总线。对MCS51系列单片机，其三总线由下列通道口的引线组成： 地址总线：由P2口提供高8位地址线（A8A15），由P0口提供低8位地址线。由于P0口是地址、数据分时使用的通道口，所以为保存地址信息，需外加地址锁存器锁存低8位的地址信息。一般都用ALE正脉冲信号的下降沿控制锁存时刻。 数据总线：由P0口提供。此口是双向、输入三态控制的通道口。 控制总线：扩展系统时常用的控制信号为地址锁存信号ALE，片外程序存储器取指信号PSEN以及数据存储器RAM和外设接口共用的读写控制信号OE、WE等。,51 单片机控制总线(CB) 51控制总线包括片外系统扩展用控制线和片外信号对单片机的控制线。 系统扩展用控制线有ALE、PSEN、EA、WR、RD。 ALE：输出，P0口上地址与数据隔离信号，用于锁存P0口输出的低8位地址数据的控制线。通常，ALE在P0口输出地址期间出现低电平，用这个低电平信号控制锁存器来锁存地址数据。 PSEN：输出，用于片外程序存储器(EPROM)的“读”数控制。“读”取EPROM中数据(指令)时，不用“RD”信号，而用PSEN。 EA：输入，用于选择片内或片外程序存储器。当EA=0时，只访问外部程序存储器，不论片内有无程序存储器。因此，在扩展并使用片外程序存储器时，必须使EA接地。 WR、RD：输出，用于片外数据存储器(RAM)的读/写控制。当执行片外数据存储器操作指令MOVX时，这两个控制信号自动生成。,由于地址总线宽度为16位，在片外可扩展的存储器最大容量为64 KB，地址为0000HFFFFH。片外数据存储器与程序存储器的操作使用不同的指令和控制信号，允许两者的地址重复，故片外可扩展的数据存储器与程序存储器分别为64 KB。 片外数据存储器与片内数据存储器的操作指令不同(片外RAM只能用MOVX指令)，允许两者地址重复，亦即外部扩展数据存储器地址可从0000H开始。 为了配置外围设备而需要扩展的I/O口，可与片外数据存储器统一编址，不再另外提供地址线。因此，在应用系统要大量配置外围设备以及扩展较多I/O口时，要占去大量的RAM地址。片外程序存储器与片内程序存储器采用相同的操作指令，片内与片外程序存储器的选择靠硬件结构实现。,图为单片机扩展成三总线的结构图。扩展芯片与主机相连的方法同一般三总线结构的微处理机完全一样。,图为 单片机的三总线结构,8.5.1 程序存储器的扩展,一、程序存储器的扩展方法及时序,返回本章首页,图为2764A EPROM 程序存储器的扩展电路,访问外部程序存储器时序 操作时序如图所示，其操作过程如下。 （1）在S1P2时刻产生ALE信号。 （2）由P0、P2口送出16位地址，由于P0口送出的低8位地址只保持到S2P2，所以要利用ALE的下降沿信号将P0口送出的低8位地址信号锁存到地址锁存器中。而P2口送出的高8位地址在整个读指令的过程中都有效，因此不需要对其进行锁存。从S2P2起，ALE信号失效。 （3）从S3P1开始，对外部程序存储器进行读操作，将选中的单元中的指令代码从P0口读入，S4P2时刻，失效。 （4）从S6P1后开始第二次读入，过程与第一次相似。,图为 MCS-51系列单片机访问外部程序存储器的时序图,PCL输出有效,PCL输出有效,指令输入,指令输入,访问外部数据存储器时序（执行MOVX指令时） 图为 MCS-51系列单片机访问外部数据存储器的时序图,WR,访问外部数据存储器的操作过程如下： （1）从第1次ALE有效到第2次ALE开始有效期间，P0口送出外部ROM单元的低8位地址，P2口送出外部ROM单元的高8位地址，并在有效期间，读入外部ROM单元中的指令代码。 （2）在第2次ALE有效后，P0口送出外部RAM单元的低8位地址，P2口送出外部RAM单元高8位地址。 （3）在第2个机器周期，第1次ALE信号不再出现，此时失效，并在第2个机器周期的S1P1时，RD/WR信号开始有效，从P0口读入选中RAM单元中的内容。,二、程序存储器的扩展电路,27128A EPROM扩展电路（16K）,EEPROM扩展电路（K）,8.5.2 数据存储器的扩展,一、数据存储器的扩展方法及时序,返回本章首页,图为6264 静态数据存储器的扩展电路,数据存储器的扩展概述 单片机与数据存储器的连接方法和程序存储器连接方法大致相同，简述如下： 1. 地址线的连接，与程序存储器连法相同。 2. 数据线的连接，与程序存储器连法相同。 3 .控制线的连接，主要有下列控制信号： 存储器读信号OE和单片机读信号RD相连即和P3.7相连。 存储器写信号WE和单片机写信号WR相连即和P3.6相连。 ALE：其连接方法与程序存储器相同。 使用时应注意，访问内部或外部数据存储器时，应分别使用MOV及MOVX指令。 外部数据存储器通常设置二个数据区：,（1） 低8位地址线寻址的外部数据区。此区域寻址空间为256个字节。CPU可以使用下列读写指令来访问此存贮区。 读存储器数据指令：MOVX A ，R 写存储器数据指令：MOVX R，A 由于8位寻址指令占字节少，程序运行速度快，所以经常采用。 （2） 16位地址线寻址的外部数据区。当外部RAM容量较大，要访问RAM地址空间大于256个字节时，则要采用如下16位寻址指令。 读存储器数据指令：MOVX A ，DPTR 写存储器数据指令：MOVX DPTR ，A 由于DPTR为16位的地址指针，故可寻址64KRAM字节单元 由于程序存储器的读控制信号PSEN与数据存储器的RD、WR控制信号是相互独立的，不会同时有效，固各自的64K地址空间是相互独立的。,时序图如所示 二、存储器扩展的编址技术 1 、线选法 所谓线选法，就是直接以系统的地址线（通常是未用的高位地址线的某一根P2.X）作为存储芯片的片选信号，为此，只需把高位地址线与存储芯片的片选信号直接连接即可。特点是简单明了，不需增加另外电路。缺点是存储空间不连续。适用于小规模单片机系统的存储器扩展。,【例】现有2K*8位存储器芯片，需扩展8K*8位存储结构采用线选法进行扩展。 扩展8KB的存储器结构需2KB的存储器芯片4块。2K的存储器所用的地址线为A0A10共11根地址线和片选信号与CPU的连接如表所示。,表8-1 80C51与存储器的线路连接,扩展存储器的硬件连接如图5.5所示。,图为线选法连线图,这样得到四个芯片的地址分配如表5-2所示 表所示为 线选方式地址分配表,对于芯片1 A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A 0 0 X X X 0 0 0 0 ,0 0 0 0, 0 0 0 0 0 X X X 0 1 1 1 , 1 1 1 1, 1 1 1 1 芯片之间的地址不连续，存储空间没有充分利用。此外，有地址的重叠。所以用线选法实现片选，其存储单元地址不是唯一的。 如：0000H,1000H,2000H-7000H都对应于同一个单元。 而我们希望在同一时刻只能选中一个单元。即每个单元的地址应该是唯一的。,2. 译码法 所谓译码法就是使用译码器对系统的高位地址进行译码，以其译码输出作为存储芯片的片选信号。这是一种最常用的存储器编址方法，能有效地利用空间，特点是存储空间连续，适用于大容量多芯片存储器扩展。 常用的译码芯片有：74LS139（双24译码器）和74LS138（38译码器）等，它们的CMOS型芯片分别是74HC139和74HC138。,图为译码器管脚图,【例5-2】现有2K*8位存储器芯片，需扩展8K*8位存储结构采用译码法进行扩展。 扩展8KB的存储器结构需2KB的存储器芯片4块。2K的存储器所用的地址线为A0A10共11根地址线和片选信号与CPU的连接如表所示。,表为80C51与存储器的线路连接,P2.3、P2.4作为二-四译码器的译码地址，译码输出作为扩展4个存储器芯片的片选信号，P2.5、P2.6、P2.7悬空。扩展连线图如图5.7所示。（部分译码法） 图5.7 采用译码器扩展8KB存储器连线图,这样得到四个芯片的地址分配如表5-6所示。 表为 译码方式地址分配表,全译码： 指除存储器芯片所用地址线与CPU的地址线对应相连外，未用的地址线全部参加译码，通过译码器的输出产生存储器的片选信号。 其特点是存储器地址没有重叠，存储单元地址是唯一的。,存储器的地址范围是多少？,8031 P2.7 P2.4 P2.0 P0.7 P0.0 选中单元 6264 CE A12 A11 A8 A7 A6 A5 A4 A3 A2 A1 A0) 0 X X 0 0 0 0 0 0 0 0 0 0 0 0 0（0000H） 0 0 X X 0 0 0 0 0 0 0 0 0 0 0 0 1（0001H） 1 0 X X 0 0 0 0 0 0 0 0 0 0 0 1 0（0002H） 2 0 X X 0 0 0 0 0 0 0 0 0 0 0 1 1（0003H） 3 0 X X 0 0 0 0 0 0 0 0 0 0 1 0 0（0004H） 4 . . . 0 X X 1 1 1 1 1 1 1 1 1 1 1 1 1（1FFFH） 8K-1 可见，当单片机输出地址0000H1FFFH时，选中6264的08K-1号单元，即按照上面电路扩展的存储器的地址范围是0000H1FFFH（共8K字节此时XX=00，）。,