欢迎来到三一文库! | 帮助中心 三一文库31doc.com 一个上传文档投稿赚钱的网站
三一文库
全部分类
  • 研究报告>
  • 工作总结>
  • 合同范本>
  • 心得体会>
  • 工作报告>
  • 党团相关>
  • 幼儿/小学教育>
  • 高等教育>
  • 经济/贸易/财会>
  • 建筑/环境>
  • 金融/证券>
  • 医学/心理学>
  • ImageVerifierCode 换一换
    首页 三一文库 > 资源分类 > DOC文档下载
     

    基于μC-OS-II和Nios核结合实现EDSL Modem的软硬件设计.doc

    • 资源ID:3416740       资源大小:17KB        全文页数:3页
    • 资源格式: DOC        下载积分:2
    快捷下载 游客一键下载
    会员登录下载
    微信登录下载
    三方登录下载: 微信开放平台登录 QQ登录   微博登录  
    二维码
    微信扫一扫登录
    下载资源需要2
    邮箱/手机:
    温馨提示:
    用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)
    支付方式: 支付宝    微信支付   
    验证码:   换一换

    加入VIP免费专享
     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
    5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。

    基于μC-OS-II和Nios核结合实现EDSL Modem的软硬件设计.doc

    基于C/OS-II和Nios核结合实现EDSL Modem的软硬件设计1 引言EDSL技术是基于IP交换的新型宽带接入技术,它结合了以太网技术和xDSL技术的优点,首次在接入网内实现IP端到端的传输,中间无协议转换,大大降低了信令处理的复杂性。EDSL独特的智能频谱管理技术和时分双工模式,大大简化了系统结构,同时也顺应了主干网IP化的趋势。与传统 xDSL技术比较,它不仅克服了 xDSL技术的许多局限性(如对线路的挑、串扰等),并且增大了传输距离,提高了传输效率,EDSL系统结构与ADSL类似,其核心部分是EDSL Modem.在EDSL实现中,本文提出了可剥夺实时内核的实时操作系统C/OS-II和32位精简指令集软核处理器 Nios核相结合的方法,构成一种基于可配置的软核处理器的嵌入式开发平台。该平台软、硬件均可按照用户需求进行剪裁配置,最大程度地提供了系统设计的灵活性,具有重要的应用价值。2 EDSL系统结构和协议栈EDSL 的主要技术特点:(1)IP端到端网络;(2)采用时分复用技术,双向带宽动态分配;(3)客户服务器模式,I P 包无碰撞机制;(4)数据突发技术。正是由于以上技术的采用,使得EDSL技术不仅克服了xDSL技术的许多局限性,并且增大了传输距离,提高了传输效率。EDSL的系统结构与ADSL类似,由位于用户端的EDSL Modem 和 局端的高密度接入复用设备DSLAM(DSL Access Multiplexer)构成,其结构如图1所示。与基于ATM的ADSL技术相比,EDSL技术拥有更为简单的协议结构,如图所示2。3硬件平台的设计EDSL Modem硬件平台的搭建主要使用了 Altera公司的 FPGA Cyclone EP1C6Q240C8芯片,它拥有充足的可编程逻辑资源内嵌32位Nios-II软核处理器来实现整个可编程嵌入式系统。系统的主要功能由FPGA实现,硬件电路除 FPGA外只需加上存储器件、以太网控制芯片和前端AD/DA转换芯片即可。本系统主要使用了一片 8M Byte Flash,一片16M Byte SDRAM,以及以太网接口控制芯片等作为FPGA的外围设备,硬件结构简单明了,极大提高了系统的可靠性。FPGA系统运行时钟为50MHz,充分保证了系统的运行速度。在硬件平台的搭建中主要用到了Altera公司的Quartus-II与SOPC Builder软件,其中 Quartus-II能进行系统及各逻辑部件的设计输入、编译、仿真、综合、布局布线,并进行位流文件的下载和配置文件的烧录,以及使用片内逻辑分析仪进行分析和验证。 在SOPC Builder 中选取系统所需部件,并自动生成每个部件的系统级HDL文件以及支持部件所需的软件,如驱动程序、库文件和一些实用的应用程序等,以供软件开发 原型用。通过SOPC Builder软件包可以定制32位 Nios-II软核处理器和基本的Nios-II外设模块,如 UART控制器,定时器,FLASH控制器, SDRAM制器等。本文设计的硬件平台结构如图3所示。 图 3所示虚线框内硬件部分均是在 FPGA内实现该系统的嵌入式处理器 Nios-II是 Altera 公司推出的一个用户可配置的16 位或32 位精简指令集软核处理器。Nios-II处理器可以配置成最多支持 64个中断,包括外部硬件中断、内部中断以及 TRAP(调试中断)。Nios-II 处理器可以配置使用 32位内部定时器,通过软件控制写入控制寄存器的内容来获得定时工作,与一般的定时器工作原理相同,可以产生定时中断。Nio-II嵌入式系统中采用 Avalon交换式总线在处理器、外围设备和接口电路之间实现网络连接,并提供高带宽数据路径、多路和实时处理能力。 Avalon交换式总线可以通过调用 SOPC Builder设计软件自动生成 。EDSL Modem的核心部分即主收发器利用 FPGA中的逻辑单元编写自定义用户模块,并生成自定义 IP核,通过 Avalon总线接口与嵌入式处理器相连。该主收发器共包括了两个部分:EDSL成帧模块和 QAM调制模块。4软件系统的设计软件平台的开发是在 Altera公司为 Nios-II 系统定制的 Nios-II IDE系统上展开的, Nios-II IDE是基于 Eclipse IDE的集成开发环境,用户可以在 Nios-II IDE中为 Nios II 系统开发模块驱动程序、板级支持包( BSP),以及用户应用程序。考虑到 EDSL Modem 的系统控制和高速数据传输,在该嵌入式平台中嵌入了实时嵌入式系统 uC/OS-II,整个系统的软件体系结构如图4:其中位于 Nios-II硬件平台之上的是 EDSL Modem各部件的驱动程序。其上是硬件抽象层(HAL),它是位于应用程序和系统硬件之间的一个系统库( System Library),在软件开发时可以非常方便地使用这些系统库来与底层硬件通信,而无须关心的底层硬件实现细节。HAL API(Application Program InteRFace,应用程序接口)集成了 ANSIC 的标准库,它允许应用程序使用类似 C库函数的方式访问硬件和文件。实时嵌入式操作系统 uC/OS-II 内核工作在 HAL的顶部,有了 HAL这一层,基于 uC/OS-II的程序具有更好的可移植性,而且不受底层硬件改变的影响。本文介绍了我国拥有自主知识产权的宽带接入技术 TDD-EDSL,并着重介绍了基于 SOPC的 EDSL Modem的软硬件实现。在商用 ASIC并不完善的情况下,本文使用了软硬件均可编程的 Nios-II嵌入式系统,缩短了研发周期,降低了研发成本。同时 SOPC也代表了以后产品设计的发展方向,具有积极的借鉴意义。

    注意事项

    本文(基于μC-OS-II和Nios核结合实现EDSL Modem的软硬件设计.doc)为本站会员(白大夫)主动上传,三一文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知三一文库(点击联系客服),我们立即给予删除!

    温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。




    经营许可证编号:宁ICP备18001539号-1

    三一文库
    收起
    展开