如何减少PCB设计的错误并提高效率.doc

如何减少PCB设计的错误并提高效率电路板设计是一项关键而又耗时的任务，出现任何问题都需要工程师逐个网络逐个元件地检查整个设计。可以说电路板设计要求的细心程度不亚于芯片设计。典型的电路板设计流程由以下步骤组成：前面三个步骤花的时间最多，因为原理图检查是一个手工过程。想像一个具有1000条甚至更多连线的SoC电路板。人工检查每一根连线是冗长乏味的一项任务。事实上，检查每根连线几乎是不可能的，因而会导致最终电路板出问题，比如错误的连线、悬浮节点等。原理图捕获阶段一般会面临以下几类问题：下划线错误：比如APLLVDD和APLL_VDD大小写问题：比如VDDE和vdde拼写错误信号短路问题还有许多为了避免这些错误，应该有种方法能够在几秒的时间内检查完整个原理图。这个方法可以用原理图仿真来实现，而原理图仿真在目前的电路板设计流程中还很少见到。通过原理图仿真可以在要求的节点观察最终输出结果，因此它能自动检查所有连接问题。下面通过一个项目实例进行解释。考虑电路板的一个典型框图：图1在复杂的电路板设计中，连线数量可能达到数千条，而极少量的更改很可能浪费许多时间去检查。原理图仿真不仅能节省设计时间，而且能提高电路板质量，并且提高整个流程的效率。一个典型的待测设备(DUT)具有以下一些信号：图2待测设备在经过某些预调整后会有各种各样的信号，并且有各种模块，如稳压器、运放等，用于信号调整。考虑通过稳压器得到的一个供电信号例子：图3：样例电路板的原理图为了验证连接关系并执行整体检查，使用了原理图仿真。原理图仿真由原理图创建、测试平台创建和仿真组成。在测试平台创建过程中，将有激励信号给到必要的输入端，然后在感兴趣的信号点观察输出结果。可以通过将探针连接到待观察节点实现上述过程。节点电压和波形可以指示原理图有没有错误。所有信号连接都会得到自动检查。图4：原理图测试平台和各个节点的仿真值让我们看一下上面这张图的一个局部，其中探测的节点和电压清晰可见：因此在仿真的帮助下，我们可以直接观察结果，确认电路板原理图是否正确。另外，通过仔细调节激励信号或元件值还可以实现设计更改的调查。因此原理图仿真可以节省电路板设计和检查人员的大量时间，并且增加设计正确性的机会。